2.5D技術為FPGA帶來新價值

2020-11-25 電子信息產業網

  2.5D有自己的應用，不一定會被3D代替，將來2.5D還可以做到異構。

目前主導的28nmFPGA最大可達到100萬邏輯單元，在20nm工藝到來之前，如何在單個FPGA中實現200萬個邏輯單元？這好像是不可能完成的任務，然而賽靈思(Xilinx)做到了，而其「武器」就是2.5D堆疊矽片互聯(SSI)技術。近日賽靈思推出採用世界第一個採用堆疊矽片互聯(SSI)技術的首批Virtex-7 2000T FPGA，提供200萬個邏輯單元，擁有68億個電晶體，相當於2000萬個ASIC門，是當今世界容量最大的可編程邏輯器件。

  為何是2.5D

  半年前賽靈思介紹過3D技術，此次為何改弦易轍選擇2.5D入手？賽靈思公司全球高級副總裁、亞太區執行總裁湯立人表示，3D是非常尖端的技術，它把不同的IC堆疊在一起，每個IC都是主動的，面臨三大挑戰：第一，3D是垂直的堆疊，通過微凸塊(micropum)技術把多個主動晶片連在一起，但多個晶片本身的膨脹係數可能不一樣，中間連接的micropump受到的應力比較大。第二，TSV有應力在，會影響周圍電晶體的性能。第三，熱管理，因為都是主動IC，散熱就成為很大的問題。因而3D技術發展需要行業解決這三大問題。「我覺得3D真正量產還需要兩三年的時間。」湯立人接著指出。
既然3D技術真正成熟還待時日，賽靈思選擇2.5D可謂是「迂迴前進」，那2.5D與3D的差別在哪裡呢？「2.5D則是把主動IC放到無源矽中介層上，由穿過該中介層的金屬連接，由於矽中介層是無源的、被動的，所以不存在TSV應力以及散熱問題。」賽靈思亞太區銷售及市場總監張宇清指出，「相比傳統的多晶片MCM封裝，2.5D實現了很大的跨越，因為多晶片封裝必須要通過金屬線，延時更長，並消耗很多I/O資源。此外，由於晶片在矽中介層上並排放置，SSI技術能夠避免多個晶片堆疊造成的功耗和可靠性問題。」
2.5D看上去很美，但也不是任何晶片企業都可觸手可及的。「因為實現這個堆疊跟原來的架構非常有關係，賽靈思的架構是沿用賽靈思歷史上最成功的Virtex FPGA的ASMBL架構，是Column Base，每個FPGA切片是按照一列列並排排列在一起的，四個FPGA之間連接起來走線是最短的，可以非常容易地應用2.5D。如果不是這種架構，連線就是一個大問題，很難做到。」張宇清介紹說。
而2.5D是不是3D的過渡技術？湯立人表示，2.5D會一直走下去的，2.5D有自己的應用，不一定會被3D代替。目前2.5D上所有晶片都是同構的，將來2.5D可以做到異構，而模擬工藝發展到65nm已很有難度，而存儲器等已可做到20nm，如果能實現異構IC互聯，那將會帶來更多的革新。值得注意的是，目前賽靈思還在與合作夥伴一起共同研發3D。

  劍指多重應用

由於採用了創新的2.5D技術，Virtex-7 2000T在容量、帶寬、功耗方面具有非常優異的性價比。Virtex-7 2000T FPGA可實現180000MIPS，而總功耗控制在20瓦以內，其在通信、視頻處理等集成系統領域，以及ASIC替代和ASIC原型和模擬仿真市場需求方面優勢顯著。
比如，集成系統客戶需要採用多晶片系統實現既定功能，不僅影響演進，其眾多I/O還限制了性能和增加了功耗。此外，系統功能在多個IC間的分區也是一項複雜工作，可能會延長設計時間，增加測試成本。而應用Virtex-7 2000則可迎刃而解這些問題。「由於容量比競爭性FPGA高出一倍還多，Virtex-7 2000T能讓客戶進一步提高集成度，相對於多晶片解決方案而言可將功耗降低1/4。同時，Virtex-7 2000軟體工具可讓算法在FPGA晶片內根據晶片間和晶片內連接功能及時序要求智能地放置相關邏輯，取消不必要的設計分區而降低了系統的複雜性。」湯立人指出。
而FPGA替代ASIC的風潮也愈演愈烈。隨著晶片工藝技術的不斷發展，ASIC設計和製造成本也在不斷飆升。28nm的ASIC或ASSP的NRE成本超過5000萬美元，而且一旦修改ASIC則可能把成本再增加近一半。而Virtex-7 2000T可取代1000萬到2000萬門級的ASIC，避免了ASIC相關的NRE成本問題。當然，最重要的是，2000萬門級的ASIC實現尚需時日，而Virtex-7 2000T已經發貨可以立即開始設計。快速開始快速上市帶來的成本效益更值得關注。
「Virtex-7 2000T已經開始供貨，需求非常大，不同行業客戶都非常重視這款產品。目前已經有日本的一家廠商用我們的產品來做裸眼3D TV。」湯立人表示。未來一年，賽靈思還計劃發布2.5D的其他單晶片Virtex-7 FPGA產品。

  （責任編輯：落雪）

 

相關焦點

  • 高雲半導體FPGA系列面世 為國產FPGA注入活力
    其中有兩個家族產品，分別為GW2A和GW3S，前者採用臺積電(TSMC)的55nm工藝，後者採用臺積電的40nm工藝;朝雲™系列可提供多種封裝包括PBGA256、PBGA484、PBGA672、PBGA1156，將來可根據用戶需求，提供更多封測方式選擇。
  • fpga/cpld - fpga_電子產品世界
    英特爾® eASIC N5X通過FPGA中的嵌入式硬體處理器幫助客戶將定製邏輯與設計遷移到結構化ASIC中，帶來了更低的單位成本，更快的性能和更低的功耗等好處。僅僅將三年前的汽車安全性技術與今天的技術進行對比，您就會發現攝像頭數量已顯著增加，以支持諸如全景可視、駕駛員注意力分散監測器、立體視覺攝像頭、前向攝像頭和多個後視攝像頭等應用。除了攝像頭，系統功能也增強了，包括自動緊急制動、車道偏離警告、後方盲點檢測和交通標誌識別等。
  • fpga應用領域_fpga應用三個主要方向
    這個主要是通過並發和流水兩種技術實現。並發是指重複分配計算資源，使得多個模塊之間可以同時獨立進行計算。那麼fpga的應用領域有哪些呢？主要的方向又是什麼呢？具體的跟隨小編來了解一下。但大多數的嵌入式設計卻是以軟體為核心，以現有的硬體發展情況來看，多數情況下的接口都已經標準化，並不需要那麼大的FPGA邏輯資源去設計太過複雜的接口。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    語音信號特徵向量採用mel頻率倒譜係數mfcc(mel frequency cepstrum coeficient的提取，mfcc參數是基於人的聽覺特性的，他利用人聽覺的臨界帶效應[3]，採用mel倒譜分析技術對語音信號處理得到mel倒譜係數矢量序列，用mel倒譜係數表示輸入語音的頻譜。
  • 基於fpga二維小波變換核的實時可重構電路
    項目背景及可行性分析本文引用地址：http://www.eepw.com.cn/article/266432.htm　　2.1 項目名稱及摘要：　　基於fpga二維小波變換核的實時可重構電路　　現場可編程門陣列為可進化設計提供了一個理想的模板
  • 基於FPGA的無損圖像壓縮系統設計
    引言　　隨著信息技術的巨大革新，數據存儲和傳輸開始在人類生活中變得越來越重要，數據壓縮技術因而應運而生，它不僅能減少數據存儲所需的空間還可以緩解傳輸帶寬的壓力。本文引用地址：http://www.eepw.com.cn/article/267434.htm　　引言　　隨著信息技術的巨大革新，數據存儲和傳輸開始在人類生活中變得越來越重要，數據壓縮技術因而應運而生，它不僅能減少數據存儲所需的空間還可以緩解傳輸帶寬的壓力。
  • OFDM系統中DAGC的應用研究及FPGA實現
    在B3G和4G移動通信中所採用的0FDM技術，更是以IDFT/DFT來進行OFDM調製和解調製，IDFT/DFT的精度直接影響基帶解調的性能。　　在硬體實現中，通常影響定點化FFT算法精度的有量化誤差、捨入誤差和溢出誤差。一旦決定了量化方式和數據位寬後，量化誤差和捨入誤差都是可估計的，而溢出誤差則隨著輸入信號功率的增大而急劇增加，造成SNR嚴重惡化。
  • 採用FPGA實現多種類型的數位訊號處理濾波器
    濾波器數學運算中的捨入可能會帶來問題，因為捨入誤差會被累加，給性能造成不良影響，比如增大濾波器的噪聲基底。工程師可以採取多種方法最大程度地減輕這種影響，例如使用收斂捨入可以獲得比傳統捨入更好的性能。最終， 捨入誤差問題的嚴重性與模擬器件相比得到了顯著降低。
  • 零基礎學FPGA(七)淺談狀態機
    下面我們就通過代碼來寫一下狀態機，以下面的狀態轉換圖為例　　 fpga相關文章:fpga是什麼
  • 基於Spartan-6 FPGA的Sinc3 Filter設計
    Sinck濾波器的傳遞函數為：        　　將z用e-jω代替後，得到其傳遞函數的頻率響應為：        　　fs調製器的時鐘頻率即採樣頻率fs、抽取率M和輸出數據的頻率fdata之間的關係為：
  • 賽靈思推出Spartan-6 FPGA系列
    (NASDAQ: XLNX))日前推出新一代低成本Spartan® 現場可編程門陣列(FPGA)系列產品，可幫助設計小組實現這一目標。 新推出的Spartan-6 FPGA系列樣品現在即可提供。該系列產品在成本、性能和開發工具方面實現了完美的平衡，可幫助為消費、汽車、監控、無線以及其它成本敏感型市場設計更多創新的終端產品。
  • 基於FPGA高精度浮點運算器的FFT設計與仿真
    隨著集成電路技術進步和製造工藝水平的提高，FPGA晶片具有的功能越來越強，成為快速實時實現FFT的重要手段。採用基2法完成基於FPGA浮點運算器的FFT。1 基於FPGA浮點運算器的FFT1．1 浮點的IEEE標準格式 設計採用單精度浮點運算，IEEE定義的二進位浮點格式為32位。結構表示如圖1所示。
  • 基於FPGA的結構光圖像中心線提取
    利用現場可編程門陣列器件(FPGA)的流水線技術以及並行技術的硬體設計來完成運算，保證了光條紋中心點的實時準確提取。實驗表明採用FPGA 實現圖像處理的專用算法能滿足圖像數據進行實時準確提取的要求。利用現場可編程門陣列器件(FPGA)的流水線技術以及並行技術的硬體設計來完成運算，保證了光條紋中心點的實時準確提取。實驗表明採用FPGA 實現圖像處理的專用算法能滿足圖像數據進行實時準確提取的要求。
  • 用FPGA實現FFT算法
    式（１）其中，W="exp"(-2π/N)。基4和基2基4和基2運算流圖及信號之間的運算關係如圖1所示：（a）基４蝶形算法 （b）基２蝶形算法　　以基4為例，令A="r0"+j fpga相關文章:fpga是什麼
  • 新的LatticeECP4系列重新定義低成本、低功耗FPGA
    LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3™系列為基礎，為主流客戶提供高級功能，同時保持業界領先的低功耗和低成本。對於為各種應用開發主流平臺， LatticeECP4器件是非常理想的，如遠程無線射頻頭、分布式天線系統、蜂窩基站、乙太網匯聚、交換、路由、工業網絡、視頻信號處理、視頻傳輸和數據中心的計算。
  • 一種基於FPGA的實時紅外圖像預處理方法
    該方法採用了流水線技術來並行完成非均勻校正、空間濾波、直方圖統計等多個紅外圖像預處理算法，對系統結構進行了改進和優化。經過實驗測試驗證，該方法合理可行，能夠實時高效地完成紅外圖像預處理任務。與DSP圖像預處理系統相比可以節約將近50％的處理時間。
  • 如何在FPGA中實現狀態機
    Moore狀態機的輸出僅為當前 狀態的函數。典型的例子就是計數器。而Mealy狀態機的輸出是當前狀態和輸入的函數。典型的例子就是Richards控制器。　　定義狀態機　　當需要定義一個狀態機時，首先要繪製一張狀態圖。狀態圖可用來顯示狀態、狀態間的轉換和狀態機的輸出。
  • 聲納圖像動態範圍擴展與FPGA實現
    高精度的 轉換器保證了信號處理過程所需的數據動態範圍，為實現系統的高分辨能力提供了可能，高性能成像聲納系統通常都採高位數的 轉換器對接收聲基陣的輸出信號進行採樣和量化。為了保證輸出的圖像數據具有合適的亮度和對比度，同時兼顧到信號處理過程的系統複雜度及顯示設備的實際需求，需要將 高精度數據壓縮到 數據寬度，信號處理過程中的數據流位寬如圖 1所示。
  • 基於FPGA與有限狀態機的高精度測角系統的設計與實
    它集合了雷射測距技術、光電技術、精密機械技術、計算機及控制技術等各種先進技術，對空間運動目標進行跟蹤並實時測量目標的空間三維坐標。它具有快速、動態、精度高等優點，適合於大尺寸工件配裝測量。在航空航天、機械製造、核工業、現代軍事等測量領域得到廣泛的應用。該系統的跟蹤精度在很大程度上依賴於轉臺的旋轉角度的測量精度。
  • 基於FPGA的RCN226絕對式編碼器通信接口設計
    絕對式編碼器廠家大多為其編碼器配套了接收晶片，實現串行編碼到並行編碼的轉換，便於控制器的讀取操作。但是此類晶片通常價格比較昂貴，大約佔絕對式編碼器價格的四分之一。目前國內外高端交流伺服系統中普遍採用FPGA+DSP結構。