FPGA工程師:如何在FPGA中實現狀態機?

2021-01-07 電子產品世界

　　FPGA常常用於執行基於序列和控制的行動，比如實現一個簡單的通信協議。對於設計人員來說，滿足這些行動和序列要求的最佳方法則是使用狀態機。狀態機是在數量有限的狀態之間進行轉換的邏輯結構。一個狀態機在某個特定的時間點只處於一種狀態。但在一系列觸發器的觸發下，將在不同狀態間進行轉換。

本文引用地址：http://www.eepw.com.cn/article/201710/367294.htm

　　理論上講，狀態機可以分為Moore狀態機和Mealy狀態機兩大類。它們之間的差異僅在於如何生成狀態機的輸出。Moore狀態機的輸出僅為當前狀態的函數。典型的例子就是計數器。而Mealy狀態機的輸出是當前狀態和輸入的函數。典型的例子就是Richards控制器。

　　定義狀態機

　　當需要定義一個狀態機時，首先要繪製一張狀態圖。狀態圖可用來顯示狀態、狀態間的轉換和狀態機的輸出。圖1顯示了Moore狀態機的狀態圖（左）和Mealy狀態機的狀態圖（右）。

　　

　　圖1 用於開/關LED的Moore狀態機（左）和Mealy狀態機（右）的狀態圖。

　　如果您要在物理組件中實現這些狀態圖（工程師在FPGA問世之前就是這麼做的），首先就得生成當前狀態和後續狀態表，然後生成實現狀態機所需的邏輯。不過由於我們將使用FPGA來實現設計，因此我們可以直接從狀態轉換圖開始工作。

　　算法狀態圖

　　雖然有許多狀態機是使用圖1所示的狀態圖方法進行設計的，但另外還有一種描述狀態機行為的方法，這就是算法狀態圖法。ASM圖（圖2）在外觀上更加接近軟體工程流程圖。它由三個基本部分構成：

　　1.狀態框。它與狀態名稱有關，並包含Moore狀態輸出列表。

　　2.決策框。如果檢驗某條件為真，則進行下一狀態的判斷。

　　3.條件輸出框。讓狀態機根據當前狀態和輸入描述Mealy輸出。

　　一些工程師認為，如果使用VHDL等硬體描述語言，則採用ASM格式進行描述的狀態機更易於映射到實現方案中。

　　

　　圖2，用於圖1所示的狀態機（Moore狀態機（左），Mealy狀態機（右））的算法狀態圖。

　　Moore和Mealy：應該選擇哪個？

　　實現Moore狀態機還是Mealy狀態機，取決於狀態機需要實現的功能，以及特定的反應次數要求。兩種狀態機之間的最大差別在於狀態機如何對輸入做出反應。在輸入和設置的適當輸出之間，Moore狀態機一般有一個時鐘周期的延遲。這就意味著 Moore狀態機無法對輸入變化立即做出反應，這點在圖3中可以清楚地看到。而Mealy狀態機則能夠立即對輸入做出反應，這通常意味著：實現相同的函數，Mealy狀態機比Moore狀態機需要更少的狀態。Mealy狀態機的不足之處就是在與另一個狀態機進行通信時，如果輸出出乎意料地嚴重依賴於其它事件的序列或時序，就可能會發生紊亂情況。

　　

　　圖3，截屏顯示了Moore狀態機（上）和Mealy狀態機（下）輸出的仿真結果。

　　當然，並非只能使用單純的Moore狀態機或Mealy狀態機，也可以將這兩種狀態機混合使用，從而更有效地實現所需的函數。比如說，用於接收RS232串行數據的狀態機就可以是混合機。

　　實現狀態機

　　使用VHDL這樣的高級語言，可以輕鬆地直接從狀態圖實現狀態機。VHDL支持多種枚舉類型，方便您定義實際的狀態名稱。舉例如下：

　　TYPE state IS （idle， led_on， led_off） ;

　　上面的類型定義對應的是圖1中所示的狀態圖，即用於在按下按鈕時切換發光二極體開/關的狀態機。

　　實現狀態機有許多種方法，可分為兩類基本方法。第一類基本方法就是一次性將所有內容集成到單個進程中。第二類基本方法是雙進程法，將組合邏輯和順序邏輯分開。

　　一般來說，大多數工程師都傾向於實現單進程狀態機。與傳統上講授的雙進程法相比，這種方法具有以下優勢：

　　●可以避免組合過程中信號覆蓋不完全造成的閉鎖風險。

　　●狀態機的輸出與時鐘保持同步。

　　●通常比雙進程實現方案更容易調試。

　　無論您決定採用哪一種方法來實現狀態機，都需要使用CASE語句來評估下一狀態的判定和任何輸出，如圖4所示。該圖並行比較了使用單進程法的Moore狀態機（左）和Mealy狀態機（右）。

　　

　　圖4，使用VHDL語言的Moore狀態機（左）和Mealy狀態機。

　　狀態機編碼

　　狀態變量存儲在觸發器中，使用下一時鐘邊緣上的下一狀態進行更新（即使沒有狀態變化也是如此）。如何使用觸發器來表示狀態值具體取決於狀態的數量和是否選擇用某種特定的方法來管理綜合工具。狀態編碼最常見的三種類型是：

　　●順序碼--狀態編碼遵循傳統的狀態二進位序列。

　　●格雷碼--除了狀態編碼使用格雷碼，且狀態編碼串之間只有一個位變化外，其它基本與順序編碼方法類似。

　　●獨熱碼--這種方法在狀態機中為每一種狀態分配一個觸發器。只有一個觸發器當前設置為高位，其餘均設置為低位。故稱為「獨熱」。

　　順序編碼和格雷編碼都需要一定數量的觸發器，可以通過下列等式來確定：

　　

　　相比之下，獨熱編碼法所需的觸發器數量和狀態數量一樣多。

　　狀態編碼的自動分配取決於狀態機所包含的狀態數量。同時還需要考慮您選擇使用的綜合工具。您可以根據下列經驗法則來選取編碼方法：

　　●順序：少於5種狀態。

　　●獨熱：5-50種狀態。

　　●格雷：多於50種狀態。

　　一般情況下您不必去考慮使用哪一種狀態編碼方法，而是讓綜合引擎工具確定合適的實現方案，只在選擇的方法出現問題時進行考慮。但是，如果您要全盤自行掌控，並定義狀態編碼方法，也沒必要手動操作，只需使用狀態編碼為每一種狀態設定常數即可。相反地，可以使用代碼中的一個屬性來驅動綜合工具，從而選擇特定的編碼方法。具體如下所示：

　　TYPE state IS （idle， led_on， led_off） ;

　　SIGNAL current_state ： state ：= idle;

　　ATTRIBUTE syn_encoding STRING;

　　ATTRIBUTE syn_encoding OF current_state ：

　　SIGNAL IS 「sequential」;

　　其中「sequential」也可以是「gray」和「onehot」。您還可以通過結合使用「safe」屬性來確保在狀態機進入非法狀態時能夠恢復到有效狀態。

　　另外，您也可以使用syn_encoding屬性直接定義狀態編碼的值。例如，假設您想要使用下列狀態編碼法來對三態狀態機進行編碼：Idle = 「11，」led_on = 「10，」 led_off = 「01（與較傳統的順序」00「、」01「和」10「不同）：

　　TYPE state IS （idle， led_on， led_off） ;

　　SIGNAL current_state ： state ：= idle;

　　ATTRIBUTE syn_encoding STRING;

　　ATTRIBUTE syn_encoding OF current_state ：

　　SIGNAL IS 」sequential「;

　　工程師負責在綜合工具中使用正確的設置，以確保該工具不會忽略任何屬性。例如，賽靈思XST工具要求將FSM選項設置為USER，而Synopsys的Synplify則要求關閉FSM編譯器。

　　前面給出的等式可確定狀態機實現方案所需的觸發器數量。由於不是所有的狀態機都是2的冪次方，因此某些狀態在設計中將不會用到。實現狀態機的工程師必須負責確保未使用的狀態在設計中得到妥善處理。可以採用幾種適用於多種設計的基本技巧來實現這一目標。對於高度可靠的安全關鍵型設計，則需要採用其它更高級的技巧。

　　不過對於大多數應用來說，只需要確保狀態機能夠妥善地處理未使用的狀態並在進入非法狀態時能夠正確地恢復。要做到這一點有兩種主要的方法。第一種方法是使用綜合工具實現一個安全的狀態機。綜合工具通常會插入額外的邏輯，用於檢測非法狀態並將狀態機返回到有效狀態。第二種方法是加強對實現邏輯的控制，聲明所有2的冪次方狀態機的狀態，並使用另一屬性來確保即便是在沒有入口條件下，2的冪次方狀態機的狀態也不會被優化掉。這意味著除非出錯（單粒子翻轉等），狀態機內部的任何條件都不會進入狀態。下面的代碼顯示了通過使用屬性以防止清除未使用的狀態。

　　TYPE state IS （idle， led_on， led_off） ;

　　SIGNAL current_state ： state ：= idle;

　　ATTRIBUTE syn_keep BOOLEAN;

　　ATTRIBUTE syn_keep OF current_state ：

　　SIGNAL IS TRUE」;

　　簡而言之，安全高效的狀態機設計對於任何使用FPGA的工程師而言都是一項重要技能。選擇Moore狀態機、Mealy狀態機還是混合機取決於整個系統的需求。無論選擇哪種類型的狀態機，充分掌握實現方案所需的工具和技巧，將確保您實現最佳解決方案。

相關焦點

  • 如何在FPGA中實現狀態機
    但在一系列觸發器的觸發下，將在不同狀態間進行轉換。本文引用地址：http://www.eepw.com.cn/article/266770.htm　　理論上講，狀態機可以分為Moore狀態機和Mealy狀態機兩大類。它們之間的差異僅在於如何生成狀態機的輸出。Moore狀態機的輸出僅為當前 狀態的函數。典型的例子就是計數器。而Mealy狀態機的輸出是當前狀態和輸入的函數。
  • 基於FPGA與有限狀態機的高精度測角系統的設計與實
    然而，由於機械振動或抖動等原因，增量式編碼器的輸出脈衝會出現抖動毛刺的現象，因此需要在對編碼器輸出脈衝進行計數的過程中採取有效的方法來去掉抖動幹擾。本文介紹的有限狀態機方法，在FPGA上可以有效消除抖動引起的計數幹擾，提高計數的精度[1]。
  • 零基礎學FPGA(七)淺談狀態機
    本文引用地址：http://www.eepw.com.cn/article/267960.htm　　關於狀態機呢，想必大家應該都接觸過，通俗的講就是數電裡我們學的狀態轉換圖。狀態機分為兩中類型，一種叫Mealy型，一種叫Moore型。前者就是說時序邏輯的輸出不僅取決於當前的狀態，還取決於輸入，而後者就是時序邏輯的輸出僅僅取決於當前的狀態。下面兩個圖分別表示兩種不同的狀態機。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    本文引用地址：http://www.eepw.com.cn/article/21345.htm 本次設計採用了性價比較高的數位訊號處理晶片tms320vc5509作為語音識別處理器，具有較快的處理速度，使機器人在脫機狀態下，獨立完成複雜的語音信號處理和動作指令控制，fpga系統的開發降低了時序控制電路和邏輯電路在pcb板所佔的面積[1]，使機器人的"大腦"的語音處理部分微型化、低功耗。
  • OFDM系統中DAGC的應用研究及FPGA實現
    O 引 言本文引用地址：http://www.eepw.com.cn/article/269686.htm　　隨著各種FFT算法的出現，DFT在現代信號處理中起著越來越重要的作用。
  • 用FPGA實現FFT算法
    FFT算法除了必需的數據存儲器ram和旋轉因子rom外，仍需較複雜的運算和控制電路單元，即使現在,實現長點數的FFT仍然是很困難。本文提出的FFT實現算法是基於FPGA之上的，算法完成對一個序列的FFT計算，完全由脈衝觸發，外部只輸入一脈衝頭和輸入數據，便可以得到該脈衝頭作為起始標誌的N點FFT輸出結果。
  • 採用FPGA實現多種類型的數位訊號處理濾波器
    採用 FPGA 設計和實現的高性能濾波器的能力是模擬方法所望塵莫及的。另外，採用FPGA 設計的數字濾波器可以避免模擬設計中存在的某些問題，特別是組件漂移和容差（在高可靠應用中，由溫度過高、老化和輻射問題造成）。這些模擬問題會顯著降低濾波器的性能，特別是在通帶紋波等方面。
  • 基於FPGA的實時中值濾波器硬體實現
    在許多實際應用場合，如高清視頻監控、X光圖像的降噪等，需要快速且實時地進行中值濾波，軟體實現達不到實時處理的要求，因此選用硬體實現。 在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。
  • fpga應用領域_fpga應用三個主要方向
    這個主要是通過並發和流水兩種技術實現。並發是指重複分配計算資源，使得多個模塊之間可以同時獨立進行計算。 　　4）FPGA是ASIC電路中設計周期最短、開發費用最低、風險最小的器件之一。 　　5） FPGA採用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 　　可以說，FPGA晶片是小批量系統提高系統集成度、可靠性的最佳選擇之一。那麼fpga的應用領域有哪些呢？主要的方向又是什麼呢？具體的跟隨小編來了解一下。
  • 基於FPGA的伺服驅動器分周比設計與實現
    要實現對電動機的精確位置控制，轉子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構造簡單，機械壽命長，易實現高解析度等優點，已被廣泛採用。增量式光電編碼器輸出有A，B，Z三相信號，其中A相和B相相位相差90°，Z相是編碼器的「零位」，每轉只輸出一個脈衝。在應用中，經常需要對A相、B相正交脈衝按照一定的比例，即分周比進行分頻。
  • 基於fpga二維小波變換核的實時可重構電路
    FPGAs 提供了一個硬體環境 ，這個環境 可將邏輯物理實現和 布線資源 按照為了特定功能所配置的比特流而重新組織構建起來。 RTR設計工具 繞過傳統的fpga綜合以及比特流生成過程 使可進化設計成為可能. JBits工具套裝 就為在Xilinx 的Virtex系列和4000系列設備上進行RTR設計提供了一個設計環境。
  • 一種近距雷達目標檢測信號處理的FPGA實現
    目標檢測單元調用2#RAM中的頻域數據並進行分析，識別頻譜的峰值位置，提取出目標的速度信息；計算頻域雜波水平，並實現自適應門限恆虛警檢測算法，從而完成雜波環境中的實時動目標檢測(MTD)處理過程。從圖1可以看出，同其它類別的雷達系統不同的是，作為一類目標探測識別裝置，某近距雷達在目標檢測單元之前，可以認為都是對信號的預處理。
  • 如何在 FPGA 上實現雙線性插值的計算?
    作者 | 殷慶瑜責編 | 胡巍巍本文主要討論了如何在FPGA上實現雙線性插值的計算。Interp和Resize是Yolo_v2,Yolo_v3和Faster R-CNN等目標檢測網絡的關鍵層。主要的作用是使得圖片的放大和縮小過程變得更為平滑。What？什麼是雙線性插值？
  • 關於Xilinx FPGA如何獲取FPGA的Device DNA
    ，也就是Device DNA，這個ID相當於我們的身份證，在FPGA晶片生產的時候就已經寫死在晶片的eFuse寄存器中，具有不可修改的屬性，因為使用的是熔斷技術。 第一種，通過JTAG獲取，這種方法在ISE的Impact或者vivado都可以實現，下面介紹在Vivado下如何或者Device DNA，這個其實很簡單，首先板卡通過JTAG連接PC，在Flow Navigator -> PROGRAM AND DEBUG 界面下，點擊對應的FPGA的晶片，點擊Hardware Device Properties，在search中搜索dna，在
  • 基於FPGA的複數浮點協方差矩陣實現
    故目前國內外協方差運算的FPGA實現都是採用定點運算方式。 在所有運算都是定點運算的情況下，每次乘法之後數據位寬都要擴大一倍。若相乘後的數據繼續做加減運算，為了保證數據不溢出，還必須將數據位寬擴展一位，而協方差矩陣的運算核心就是乘累加單元，隨著採樣點數的增加，位寬擴展呈線性增加。最終導致FPGA器件資源枯竭，無法實現設計。
  • 基於FPGA IP核的FFT實現
    0 引 言 數位訊號處理領域中FFT算法有著廣泛的應用。目前現有的文獻大多致力於研究利用FFT算法做有關信號處理、參數估計、F+FT蝶形運算單元與地址單元設計、不同算法的FFT實現以及FFT模型優化等方面。
  • 基於Spartan-6 FPGA的Sinc3 Filter設計
    Sinck結構的濾波器適合Σ-Δ調製器使用，可有效濾除高頻噪聲，且其實現不需要乘法即可完成。其原理結構如圖1所示。 濾波器相關文章:濾波器原理 fpga
  • 聲納圖像動態範圍擴展與FPGA實現
    基於課題組研製的多波束成像聲納原理樣機的研製，分析了數據動態範圍壓縮導致圖像細節丟失的原因及其對成像質量的影響，採用JPL快速平方根近似算法改善了開方運算FPGA實現過程的資源佔用和系統延時。高精度的 轉換器保證了信號處理過程所需的數據動態範圍，為實現系統的高分辨能力提供了可能，高性能成像聲納系統通常都採高位數的 轉換器對接收聲基陣的輸出信號進行採樣和量化。為了保證輸出的圖像數據具有合適的亮度和對比度，同時兼顧到信號處理過程的系統複雜度及顯示設備的實際需求，需要將 高精度數據壓縮到 數據寬度，信號處理過程中的數據流位寬如圖 1所示。
  • 基於FPGA的RCN226絕對式編碼器通信接口設計
    絕對式編碼器廠家大多為其編碼器配套了接收晶片，實現串行編碼到並行編碼的轉換，便於控制器的讀取操作。但是此類晶片通常價格比較昂貴，大約佔絕對式編碼器價格的四分之一。目前國內外高端交流伺服系統中普遍採用FPGA+DSP結構。
  • 用FPGA實現FFT算法(圖)
    fft算法除了必需的數據存儲器ram和旋轉因子rom外，仍需較複雜的運算和控制電路單元，即使現在,實現長點數的fft仍然是很困難。本文提出的fft實現算法是基於fpga之上的，算法完成對一個序列的fft計算，完全由脈衝觸發，外部只輸入一脈衝頭和輸入數據，便可以得到該脈衝頭作為起始標誌的n點fft輸出結果。