上拉電阻的阻值選擇

2021-01-11 電子發燒友
打開APP
上拉電阻的阻值選擇

陳翠 發表於 2018-08-30 18:37:13

  上拉電阻

  上拉就是將不確定的信號通過一個電阻鉗位在高電平,電阻同時起限流作用。下拉同理,也是將不確定的信號通過一個電阻鉗位在低電平。

  上拉是對器件輸入電流,下拉是輸出電流;強弱只是上拉電阻的阻值不同,沒有什麼嚴格區分;對於非集電極(或漏極)開路輸出型電路(如普通門電路)提供電流和電壓的能力是有限的,上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

  

  上拉電阻阻值的選擇原則

  1、從節約功耗及晶片的灌電流能力考慮應當足夠大;電阻大,電流小。2、從確保足夠的驅動電流考慮應當足夠小;電阻小,電流大。3、對於高速電路,過大的上拉電阻可能邊沿變平緩。

  綜合考慮以上三點,通常在1k到10k之間選取。

  對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定,主要需要考慮以下幾個因素:

  1、驅動能力與功耗的平衡。

  以上拉電阻為例,一般地說,上拉電阻越小,驅動能力越強,但功耗越大,設計是應注意兩者之間的均衡。

  2、下級電路的驅動需求。

  同樣以上拉電阻為例,當輸出高電平時,開關管斷開,上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

  3、高低電平的設定。

  不同電路的高低電平的門檻電平會有不同,電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例,當輸出低電平時,開關管導通,上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

  4、頻率特性。

  以上拉電阻為例,上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲,電阻越大,延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

  上拉電阻阻值計算原則

  一、最大值的計算原則:

  要保證上拉電阻明顯小於負載的阻抗,以使高電平時輸出有效。

  例如:負載阻抗是10K,供電電壓是5伏,如果要求高電平不小於4.5伏,那麼,上拉電阻最大值R≧1K

  也就是最大值1k,(如果超過了1k,輸出的高電平就小於4.5伏了)

  二、最小值的計算原則:

  保證不超過管子的額定電流(如果不是場效應管而是三極體也可依照飽和電流來計算)

  三、上拉電阻最小值

  R小=5v/47mA=106歐姆 (如果小於這個電阻,管子就會過飽和而沒有意義了。如果大於這個值,管子的導體電阻就會變大一些,所以太高也不利於低電平的輸出)

  注意:算出最大最小值後,一般是隨便選個中間值就可以了,例如本例子可以選510歐姆的上拉電阻。但是,如果負載電流較大,低電平要求嚴格,那麼就要選100歐姆的上拉電阻。但是如果考慮省電因素,而低電平要求不嚴格,那麼就可用1K的上拉電阻了。

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 單片機上拉電阻應用及阻值選擇原則
    四、上拉電阻阻值選擇原則 1、從節約功耗及晶片的灌電流能力考慮應當足夠大;電阻大,電流小。 2、從確保足夠的驅動電流考慮應當足夠小;電阻小,電流大。 3、對於高速電路,過大的上拉電阻可能邊沿變平緩。
  • 上拉電阻和下拉電阻的定義、作用、應用案例及阻值選擇
    7、長線傳輸中電阻不匹配容易引起反射波幹擾,加上下拉電阻是電阻匹配,有效的抑制反射波幹擾。  8、在數字電路中不用的輸入腳都要接固定電平,通過1k電阻接高電平或接地。  四、上拉電阻阻值選擇原則:  1、從節約功耗及晶片的灌電流能力考慮應當足夠大;電阻大,電流小。
  • 上拉電阻阻值的選擇原則和經驗總結
    2、OC門電路必須加上拉電阻,才能使用。  3、為加大輸出引腳的驅動能力,有的單片機管腳上也常使用上拉電阻。  4、在COMS晶片上,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻產生降低輸入阻抗,提供洩荷通路。  5、晶片的管腳加上拉電阻來提高輸出電平,從而提高晶片輸入信號的噪聲容限增強抗幹擾能力。
  • 計算上拉電阻阻值的經驗分享
    打開APP 計算上拉電阻阻值的經驗分享 電工天下 發表於 2020-04-05 16:56:00   1、當TTL電路驅動COMS電路時,如果TTL電路輸出的高電平低於COMS電路的最低高電平(一般為3.5V),這時就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。
  • 上拉電阻、下拉電阻 / 拉電流、灌電流 / 扇出係數知識
    (二)上拉電阻阻值的選擇原則包括:1、從節約功耗及晶片的灌電流能力考慮應當足夠大:電阻大,電流小。2、從確保足夠的驅動電流考慮應當足夠小:電阻小,電流大。3、對於高速電路,過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。
  • 數字電路中上拉電阻和下拉電阻作用和選用選擇
    文章內容為數字電路中上拉電阻和下拉電阻作用和選用選擇,希望對大家有幫助。  7、長線傳輸中電阻不匹配容易引起反射波幹擾,加上下拉電阻是電阻匹配,有效的抑制反射波幹擾。  上拉電阻阻值的選擇原則包括:  1、從節約功耗及晶片的灌電流能力考慮應當足夠大;電阻大,電流小。  2、從確保足夠的驅動電流考慮應當足夠小;電阻小,電流大。  3、對於高速電路,過大的上拉電阻可能邊沿變平緩。
  • 上拉、下拉電阻的使用
    2、上拉是對器件注入電流,下拉是輸出電流3、弱強只是上拉電阻的阻值不同,沒有什麼嚴格區分4、對於非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的,上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
  • 上拉電阻取值問題的探討
    上拉電阻阻值的確定  由於I2C接口採用OpenDrain機制,器件本身只能輸出低電平,無法主動輸出高電平,只能通過外部上拉電阻RP將信號線拉至高電平。因此I2C總線上的上拉電阻是必須的!  如果RP阻值過小,VDD灌入埠的電流將較大,這樣會導致MOS管不完全導通,有飽和狀態變成放大狀態,這樣埠輸出的低電平值增大(I2C協議規定,埠輸出低電平的最高允許值為0.4V);如果灌入埠的電流過大,還可能損壞埠。故通常上拉電阻應選取不低於1KΩ的電阻(當VDD=3V時,灌入電流不超過3mA)。
  • 單片機IO口結構及上拉電阻
    五、P0口上拉電阻選擇 如果是驅動led,那麼用1K左右的就行了。 對於驅動電晶體,又分為PNP和NPN管兩種情況:對於NPN,毫無疑問NPN管是高電平有效的,因此上拉電阻的阻值用2K~20K之間的,具體的大小還要看電晶體的集電極接的是什麼負載,對於LED類負載,由於發管電流很小,因此上拉電阻的阻值可以用20k的,但是對於管子的集電極為繼電器負載時,由於集電極電流大,因此上拉電阻的阻值最好不要大於
  • 什麼是上拉電阻,下拉電阻?
    上拉電阻和下拉電阻一般在數字電路中最為常見,在模擬電子電路中有時也會見到,很多初學電子的朋友看到它們很困惑,下面我與朋友們分享一下什麼是上拉電阻和什麼是下拉電阻,並聊聊它們在電子電路中的作用。上拉電阻下面我先說說最為常見的上拉電阻,我們所說的上拉電阻其實就是將不確定的信號通過一個電阻拉到高電平,有時這個電阻也能起到一個限流作用。比如我們常見的單片電路中,我記得在以51為內核的單片機中有一組P0口,在使用這組P0口時它的外面就需要加一排10K的電阻,我們就稱為這些電阻叫上拉電阻。
  • 深入了解上拉電阻和下拉電阻
    上拉電阻和下拉電阻是經常提到也是經常用到的電阻。在每個系統的設計中都用到了大量的上拉電阻和下拉電阻。上拉是對器件注入電流,下拉是輸出電流;強弱只是上拉或下拉電阻的阻值不同,沒有什麼嚴格區分。當IC的I/O埠,節點為高電平時,節點處和GND之間的阻抗很大,可以理解為無窮大,這個時候通過上拉電阻(如4.7K歐,10K歐電阻)接到VCC上,上拉電阻的分壓幾乎可以忽略不計;當I/O埠節點需要為低電平時,直接接GND就可以了,這個時候VCC與GND是通過剛才的上拉電阻(如4.7K歐,10K歐電阻)連接的,通過的電流很小,可以忽略不計
  • 單片機 | P0口什麼時候使用上拉電阻?
    作為一般的I/O口使用時,由於內部沒有上拉電阻,故要接上上拉電阻。對於LED類負載,由於發管電流很小,因此上拉電阻的阻值可以用20k的,但是對於管子的集電極為繼電器負載時,由於集電極電流大,因此上拉電阻的阻值最好不要大於4.7K,有時候甚至用2K的。
  • avrI/O 埠操作和上拉電阻
    7、長線傳輸中電阻不匹配容易引起反射波幹擾,加上下拉電阻是電阻匹配,有效的抑制反射波幹擾。(二)上拉電阻阻值的選擇原則包括:1、從節約功耗及晶片的灌電流能力考慮應當足夠大;電阻大,電流小。2、從確保足夠的驅動電流考慮應當足夠小;電阻小,電流大。3、對於高速電路,過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。
  • 上拉電阻和下拉電阻的選型和計算
    管腳上拉下拉電阻設計出發點有兩個: 一個是在正常工作或單一故障狀態下,管腳均不應出現不定狀態,如接頭脫落後導致的管腳懸空; 二是從功耗的角度考慮,就是在長時間的管腳等待狀態下,管腳埠的電阻上不應消耗太多電流
  • 常用貼片電阻阻值查詢表
    空調維修技術在線教育最佳的選擇,從定頻空調基礎知識講到變頻空調維修知識,循序漸進講解。讓你在短時間內掌握空調維修技能。教學時常一年。每周五節課,會陸陸續續有一些一休哥實際操作同時解說的視頻。有意者聯繫群主一休哥。
  • 一鍵解讀上拉電阻計算原理
    與上拉電阻阻值有關的資料在網絡上雖然有不少,但大多很少對其中的技巧及原理進行分析,而只是給出簡單的計算過程。這樣雖然能夠在一定程度上提供幫助,但在遭遇到一些特殊情況時便會影響設計。總的來說,就是三極體的c、b、e幾項都要同時接通,才能完全發揮作用,而比較器的這個輸出「三極體」,必須用外部上拉電阻接到電壓源,才能接通c。再說上拉電阻的取值,上拉電阻通常是從2K到20K,經典值則是10K。這裡舉例使用拉電流跟灌電流計算,如果電阻過小,勢必會形成灌電流過大,造成單片機IO的損壞,如果電阻過大,那麼對拉電流沒有太大的影響。
  • 一文讓你讀懂上拉電阻與下拉電阻
    一文讓你讀懂上拉電阻與下拉電阻 玩轉單片機 發表於 2021-01-02 17:01:00   上拉(Pull Up )或下拉(Pull Down)電阻(兩者統稱為「拉電阻」)最基本的作用是:將狀態不確定的信號線通過一個電阻將其箝位至高電平
  • 上拉電阻電路和下拉電阻電路的分析
    在數字電路的應用中,時常會聽到上拉電阻、下拉電阻,上拉電阻、下拉電阻起著穩定電路工作狀態的作用。1.下拉電阻電路如圖是下拉電阻電路,這是數字電路中的反向器,輸入端Ui通過下拉電阻R1接地,這樣在沒有高電平輸入時,可以使輸入端穩定地處於低電平狀態,防止了可能出現的高電平幹擾,使反向器誤動作。
  • AVR單片機IO口結構和上拉和下拉電阻的作用
    )  3、為加大輸出管腳的驅動能力,單片機的引腳常接入上拉電阻,(AVR單片機可配置是否接上拉,51單片機P1 P2 P3均帶上拉,P0口不帶,所以用P0口做按鍵,液晶等應用時要自己加上上拉電阻,否則無法使用切記)  4、CMOS晶片上為防止靜電破壞,不用的管腳不能懸空,需要接上拉電阻降低輸入阻抗,提供洩荷通路。
  • 上拉電阻如何拉高電平原理分析
    在數字電路中,只有二種狀態,要麼是高電平,要麼是低電平,在通電初期,這些輸出狀態是不確定的,為了使電路確定狀態,必需使用上拉電阻或下拉電阻,使一個原來不確定電平變高的叫上拉電阻,否則就是下拉電阻,上拉電阻就是從電源上接一隻電阻到這個狀態口上就可以了,(就是把高的電壓加到這個點上去,這個點的電位就高了)下拉電阻的接法,從這個狀態口接一隻電阻到負極(或數字接地),因電路形式與類別不同