聯芸科技 發表於 2020-04-14 15:28:03
追求存儲密度以降低存儲成本不斷推動著NAND快閃記憶體技術的發展。NAND快閃記憶體技術已經從最初的SLC時代,跨越MLC、TLC向QLC時代快速演進,並且從最初的2D平面技術全面切換到3D堆疊技術。而3D NAND快閃記憶體技術也從最初的32層堆疊,發展到了目前最新一代的高達128層堆疊。
隨著NAND存儲密度不斷提高,SSD主控晶片的糾錯碼(ECC)設計面臨著極大挑戰。一方面,伴隨著NAND存儲密度提高,快閃記憶體的數據可靠性嚴重惡化,SSD主控晶片的ECC技術也完成了從最初的BCH技術向先進的LDPC糾錯技術的全面遷移。特別是進入QLC時代之後,NAND快閃記憶體存儲介質需要SSD主控晶片進一步提供更高的錯誤比特糾正能力。另一方面,具有高糾錯能力的先進LDPC糾錯技術設計複雜度高,帶來了主控晶片功耗的急劇上升,給SSD系統穩定性帶來了極大隱患。而且LDPC複雜的解碼過程,特別是軟解碼,會大量佔用快閃記憶體數據帶寬,從而降低SSD用戶實際使用性能,還會嚴重惡化數據讀寫延時,帶來極差的用戶體驗。因此,為了適應NAND快閃記憶體技術的發展,ECC糾錯技術研究一直是SSD主控晶片廠商核心競爭力之一。
圖1:4K LDPC極大延長NAND使用壽命
聯芸的Agile ECC技術是基於先進ECC的NAND快閃記憶體信號處理技術,能大大提升快閃記憶體數據的可靠性並極大延長SSD的壽命。近日,聯芸科技在基於2K LDPC糾錯的 Agile ECC 2技術基礎上進行二次技術創新,成功實現了基於4K LDPC糾錯的第三代Agile ECC 3快閃記憶體信號處理技術的開發和驗證。據聯芸科技高管表示,聯芸科技即將推出的新一代SSD主控晶片將全面啟用4K LDPC糾錯技術,這也是國內SSD主控晶片廠商第一次實現該技術的連續突破,從最初的技術跟隨到實現技術超越的一次蛻變,必將引領SSD主控晶片技術創新發展,未來4K LDPC糾錯技術必將成為SSD主控晶片必備的關鍵核心技術。
相比2K LDPC糾錯技術,4K LDPC糾錯性能無論是硬解碼還是軟解碼都有大幅提升。在相同原始誤碼率(RBER)情況下,相對於2K LDPC,4K LDPC的糾錯失敗概率(UFER)能降低至少兩個數量級。或者說在相同糾錯失敗概率(UFER)要求下,4K LDPC能容忍更高的快閃記憶體顆粒原始誤碼率(RBER),從而可以大大延長快閃記憶體的使用壽命。
圖2:4K LDPC與2K LDPC解碼能力提升
聯芸的Agile ECC3技術引入4K LDPC,無論是硬解碼能力還是軟解碼能力相比2K LDPC都有極大提升。LDPC軟解碼的能力提升保障了最惡化情況下的快閃記憶體數據可靠性,極大的延長了SSD的使用壽命;而LDPC硬解碼能力提升則可以大大減少進入LDPC軟解碼的概率,從而避免了複雜的LDPC的軟解碼過程,大大提升了用戶實際使用體驗。原則上LDPC碼長從2K到4K會增加電路實現複雜度,帶來晶片功耗的增加和成本上升。但是聯芸科技4K LDPC糾錯技術採用獨特的LDPC編解碼器架構和先進的動態功耗管理技術,大大優化了系統功耗和成本。聯芸基於4K LDPC的第三代Agile ECC技術過一系列技術創新,不但大大提升了主控晶片的快閃記憶體糾錯能力,還優化晶片功耗,給用戶帶來極佳的性能和超低功耗體驗。
責任編輯:wv
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴