金剛石散熱襯底在GaN基功率器件中的應用進展

摘要：氮化鎵（GaN）基功率器件性能的充分發揮受到沉積GaN的襯底低熱導率的限制，具有高熱導率的化學氣相沉積（CVD）金剛石成為GaN功率器件熱擴散襯底材料的優良選擇。相關學者在高導熱金剛石與GaN器件結合技術方面開展了多項技術研究，主要包括低溫鍵合技術與GaN外延層背面直接生長金剛石的襯底轉移技術、單晶金剛石外延GaN技術和高導熱金剛石鈍化層散熱技術。本文對GaN功率器件散熱瓶頸的原因進行詳細評述，並對上述各項技術的優缺點進行系統分析和評述，揭示了各類散熱技術的熱設計工藝開發和面臨的技術挑戰；並認為低溫鍵合技術具有製備溫度低，金剛石襯底導熱性能可控的優勢，但是大尺寸金剛石襯底的高精度加工和較差的界面結合強度對低溫鍵合技術提出挑戰；GaN外延層背面直接生長金剛石則具有良好的界面結合強度，但是涉及到高溫，晶圓應力大，界面熱阻高等技術難點；單晶金剛石外延GaN技術和高導熱金剛石鈍化層散熱技術則分別受到單晶金剛石尺寸小、成本高和工藝不兼容的限制。因此筆者認為開發低成本大尺寸金剛石襯底、提高晶圓應力控制技術和界面結合強度、降低界面熱阻、提高金剛石襯底GaN器件性能方面將是未來金剛石與GaN器件結合技術發展的重點。

關鍵詞：金剛石；氮化鎵；電子器件；轉移技術；高熱導率；界面熱阻

GaN作為第三代半導體材料，具有寬禁帶（室溫下3.39 eV）、高電子飽和速率（2.5×10 7 cm/s）、高擊穿場強（3.3 MV/cm）等優異性能。非常適用於研製高頻、大功率微波毫米波器件及電路，在5G通訊、航天、國防等領域具有極高的應用價值，在國際上引起了廣泛關注 [1-4] 。

近年來，基於GaN微波功率器件的設計和工藝不斷提高和改進，其理論輸出功率越來越高（4 GHz，~40 W/mm），頻率越來越大，體積越來越小 [5-8] 。然而，尺寸小型化和功率增大化條件下，GaN基微波功率器件的可靠性和穩定性受到嚴重挑戰，其中最主要原因是GaN基功率器件隨著功率密度增加，晶片有源區的熱積累效應迅速增加，導致其各項性能指標迅速惡化，使其大功率優勢未能充分發揮。因此，散熱問題成為制約GaN基功率器件進一步發展和廣泛應用的主要技術瓶頸之一。受傳統封裝散熱技術的限制無法解決這一難題，必須從GaN器件近端結熱區著手提升其熱傳輸能力，因此探討GaN基器件的高效散熱課題成為其進一步推進GaN器件發展的重要方向。金剛石因具有超高熱導率逐漸成為GaN器件熱沉材料的首選，近年來金剛石作為GaN熱沉或者襯底技術方面和熱管理技術領域均取得較大進展。

本文針對GaN功率器件散熱問題進行簡要分析，介紹近年來國內外正在開展的高熱導率金剛石膜提高GaN功率器件散熱技術，並闡述和概括各項技術路線的技術問題和發展方向。

1 GaN 基HEMT

（高電子遷移率電晶體） 散熱瓶頸

儘管GaN功率器件的理論輸出功率可達40 W/mm以上，但是由於現階段因其自身熱效應問題導致GaN HEMT和MMIC器件功率密度僅為3~5 W/mm [9] ，由此可見其自身優勢遠遠未發揮。主要原因是在高偏置電壓工作狀態下，過大的功率耗散導致器件升溫，而傳統的低熱導率襯底和散熱途徑的散熱能力有限，阻礙熱量向周圍環境擴散（見圖1(a)） [10] ，進而加強聲子散射，引起勢阱中載流子遷移率下降，使器件的靜態I-V特性衰減，這種現象被稱為「自熱效應」 [11-16] 。Kuzmik等人報導GaN HEMTs器件功率密度密度達到6 W/mm時，溝道溫度可超過200℃，且隨著耗散功率的增加而升高 [17] 。尤其是當器件小型化，電流密度日益增大，器件的自熱效應愈明顯，導致器件的峰值溫度迅速增加，可靠性呈指數下降 [1,11,12,18-23] （圖1(b)）。

此外，GaN功率器件常用襯底材料（藍寶石、矽、碳化矽）熱導率較低，極大限制了器件散熱和大功率性能需求。如表1常用襯底材料和GaN常見性能對比，僅依靠傳統的襯底材料（矽、碳化矽），通過被動冷卻技術，難以滿足高功率條件下的散熱需求，嚴重限制GaN基功率器件潛力釋放 [24-27] 。因此提高器件可靠性，必須要解決其有源區的熱累積問題，提升內部熱傳遞能力，尤其是有源區附近的傳熱能力成為提升器件功率密度實現大功率特性的關鍵途徑。採用高導熱率的金剛石作為GaN基功率器件的散熱襯底或者熱沉有望改善其「自熱效應」，實現高頻、高功率的應用。然而GaN與金剛石存在較大晶格失配和熱失配等問題，如何將金剛石作為GaN基功率器件的熱沉或襯底的問題目前已經報導了多種技術形式，其中主要有多晶金剛石襯底GaN散熱技術及單晶金剛石襯底散熱技術、高導熱金剛石鈍化層散熱技術等。

2 多晶金剛石襯底GaN 散熱技術

最早將高熱導率金剛石作為GaN功率器件散熱襯底的是G. H. Jessen和Felix Ejeckam等人 [28,29] 。其基本理念是使高熱導率金剛石足夠近的接觸器件有源區（產熱區域），通過熱傳導的方式將熱量迅速傳輸出去。目前製備金剛石襯底GaN基器件技術主要分兩種方式：基於低溫鍵合技術和基於GaN外延層生長金剛石技術。其中低溫鍵合的基本思路是將GaN外延層從原始的Si襯底上剝離下來，然後在暴露的GaN表面添加中間層，從而與多晶金剛石襯底結合，使GaN基器件的有源區與CVD金剛石襯底接觸，降低功率器件結溫；而外延生長技術則是在GaN基底上通過襯底轉移以及CVD生長方式直接生長出金剛石熱擴散層。兩種方式各有優劣，並且均取得了顯著的技術進步。

2.1 低溫鍵合技術

最先開展GaN/金剛石低溫鍵合方法的是BAE Systems(英國航空航天公司) [30-33] ，其技術路線（圖2(a)）首先在SiC基GaN外延層製備HEMT器件，然後將GaN基HEMT晶片鍵合在臨時載體晶片（Temp Carrier）上，去除SiC襯底和部分GaN形核層和過渡層，並將其表面和金剛石襯底加工到納米級粗糙度；隨後在GaN和金剛石襯底分別沉積鍵合介質（鍵合介質可能為SiN、BN、AlN等），在低於150℃ 的溫度鍵合，最後去除臨時載體晶片最終獲得金剛石襯底GaN HEMT器件。其團隊早期製備的1英寸金剛石襯底GaN結構鍵合成功率達到70%，隨後採用該技術路線將金剛石襯底GaN晶片推廣到3~4英寸 [32,34] 。

早期器件解決了空氣橋結構缺失大幅提升了金剛石襯底 GaN HEMT 的 RF 增益和 PAE（增益功率效率）。經過改進工藝實現10 GHz、40 V 的漏極偏壓下 11 W/mm 的 RF 輸出功率密度，且 PAE 為 51%，輸出功率密度高於 SiC 襯底 GaN HEMTs 的 3 倍，結溫更低 [35] （圖 2(b)）。BAE Systems 採用熱導率更高的金剛石襯底(2160 W/m·K) [32] ，鍵合介質為 35 nm 的矽，GaN/金剛石室溫下界面熱阻（TBR）為 34（±15%）m 2 K/GW，獲得輸出功率密度是 SiC 襯底 GaN 器件的 3.6 倍。除 BAE Systems 外，東京大學的 Fengwen Mu [36,37] 採用表面活化鍵合法在室溫下採用 27nm 厚 Si 鍵合層製備出金剛石襯底 GaN 晶片，實現了界面層的無縫界面，但是作者未對該結構的器件性能進行檢測。

國內方面，北京科技大學幾十年來一直在高導熱金剛石膜製備及加工方面開展基礎研究工作 [27,38-41] ，目前已經獲得尺寸大於 4英寸，熱導率大於 1500 W/（m·K）的拋光多晶金剛石膜（圖 3（a））。基本滿足低溫鍵合對尺寸、熱導率及表面光潔度及面形度等方面的基本要求。基於此，南京電子器件研究所（NEDI）與北京科技大學合作，成功將 3 英寸的 GaN HEMTs 外延層轉移到多晶金剛石襯底上（圖 3（b））[42,43] 。模擬結果表明外延層的厚度和界面熱阻對結溫的大小有很大影響，認為界面熱阻每增加 10 m 2 K/GW結點溫度增加 10 K [44] 。電學性能測試結果顯示，襯底轉移前後的殘餘應變未影響二維電子氣密度和電學特性；最大電流密度從 968mA/mm 增加到 1005 mA/mm 時，PAE 從 50.9%降低到 50.5%；相對於傳統的 SiC 襯底 GaN 器件，功耗為 10 W/mm 時 1.25 mm 的GaN HEMTs 峰值結溫從 241℃（SiC 襯底）下降到 191℃；但是金剛石與 GaN 的界面熱阻相對較大達到 51 m 2 K/GW，並認為需要在包括提高金剛石襯底和鍵合層熱導率、減少鍵合層厚度及優化鍵合工藝方面進一步優化，進而提升熱擴散效果。此外，西安交通大學等人 [45,46] 採用 Mo/Au（5 nm/11 nm）作為鍵合層在室溫下初步將 GaN 和多晶金剛石鍵合。

總體來說，低溫鍵合技術製備金剛石襯底 GaN 主要研究團隊集中在 BAE Systems 和 NEDI 研究團隊，其主要研究成果對比見表 2。儘管低溫鍵合技術具有使用高質量高導熱率的金剛石襯底和鍵合過程不存在高溫和氫等離子體環境的優勢；也獲得了良好的電學特性和散熱效果。然而該技術路線的難點在於大尺寸金剛石襯底的高精度加工，尤其是對平行度、變形量及表面粗糙度的極高要求；去除原始襯底後 GaN 外延層表面的高精度加工等，實現鍵合層的低熱阻和高質量鍵合強度也是實現器件製備的關鍵。

2.2 基於GaN 外延層背面直接生長金剛石

另一種製備金剛石襯底GaN器件的方法，與低溫鍵合技術不同之處是去除襯底及部分GaN緩衝層後在外延層背面首先沉積一層介電層用於保護GaN外延層後再沉積金剛石襯底（厚度~100 μm）。以美國的Group 4 Labs（第四實驗室團隊） [16,47-53] 的研究為主，其工藝流程如圖4(a) 所示。Group 4 Labs在DARPA資助下首先獲得三個重要結果：1）GaN可以長時間暴露在極端溫度（＞600℃）下，而電學特性未出現可檢測的變化 [51] ；2）GaN薄膜與金剛石之間的熱失配不會對器件造成影響 [47] ；3)金剛石可以沉積在矽基GaN上 [12] 。採用該方法成功測出金剛石襯底GaN HEMT的I-V曲線 [52] 。

同樣的，DARPA 提出從電晶體有源區的產熱 1 μm 範圍內進行熱傳輸的近結熱傳輸（NJTT）項目。基於該項目，Group 4 Labs通過直接生長技術率先實現了金剛石襯底GaN功率密度優於傳統SiC襯底GaN器件3.87倍，且工作熱點溫度降低了40%~50% [11,52] 。但是在初期該技術還存在以下方面需要進一步提升：1）金剛石熱導率＞1500+W/mK；2）晶圓直徑為 100 mm 厚度偏差（TTV）<10μm；3）線性厚度偏差（直徑 100 mm 晶圓線性厚度偏差（LTV）<10 μm；4）直徑 100 mm 晶圓變形量<20 μm。Element 6 公司的相關技術人員加入該研究團隊，從而幫助 Group 4 Lab 順利解決上述問題，但並未詳細報導解決方案。基於上述結構，G. H. Jessen 等人 [28,29]和 Felbinger [54,55] 測量了金剛石襯底 GaN HEMTs 器件的直流特性和小信號特性，獲得最大電流密度 1072 mA/mm（VGs=1 V），最大輸出功率密度為 2.79 W/mm，功率增益效率 47%（10 GHz，Vds=25 V）。Kelson D. Chabak [56] 和 D. I. Babić [57] 利用該技術將 130 μm厚的 CVD 金剛石襯底與 GaN 外延層結合，並對 GaN 晶片完成封裝，功率密度達到 4 W/mm。Groups 4 Labs 的 D. Francis 和 TyhachM [11,50,58-61] 等採用該技術首次展示了 4 英寸的 100 μm 的金剛石襯底 GaN HEMTs（圖 4（b）），為目前報導最大直徑的金剛石襯底GaN 晶圓。

在成功製備出金剛石襯底 GaNHEMTs 基礎上，主要研究方向瞄向器件的穩定性和散熱能力方向，其中 D.C. Dumka [16] 和 Felix Ejeckam [62] 報導了金剛石襯底 GaN HEMTs 器件在 IDS 和 IGS 飽和電流條件下，通道溫度為 290℃和 350℃連續穩定運行 9000 h 和3000 h連續運行，實現了40 V偏置電壓下最大電流密度超過1 A/mm，通道溫度相對SiC襯底GaN HEMTs降低25%。D.C.Dumka [64,65]報導金剛石襯底 GaN HEMTs 在 10GHz 條件下，射頻功率密度高達 7.9 W/mm，PAE 超過 46%。美國空軍研究實驗室（AFRL）[16,48,63]針對該團隊製備的金剛石襯底 GaN 與矽襯底 GaN 的各項電學性能對比（表 3），認為金剛石襯底 GaN 相較於傳統襯底 GaN 的 HEMT器件穩定性和可靠性更高。而 Marko J. Tadjer [53] 採用穩態熱反射成像法對比矽襯底與金剛石襯底的 GaN HEMTs 的結溫，結果顯示在更高功率密度條件下，金剛石襯底 GaN HEMTs 可以得到更低的結溫和平均溫度（圖 4(c)）。

儘管 GaN 表面生長金剛石的穩定性和散熱能力等問題已經得到初步解決，但金剛石與 GaN 之間的界面熱阻如果不能得到有效降低，則金剛石襯底 GaN 器件的散熱性能將不能夠得到有效發揮，因此後續的學者更多關注於優化 GaN/金剛石的界面熱阻（TBR）（表 4）。首先 James W.pomeroy [16,66,67] 首先採用 Raman 熱成像技術和時域熱反射技術（TDTR）測量了金剛石與 GaN 之間的界面熱阻。並認為介電層厚度從 90 nm 減薄到 50 nm 後，界面熱阻從 41 m 2 K/GW 降低到 17 m 2 K/GW，與傳統的 SiC 基 GaN 相比，金剛石襯底 GaN HEMTs 功耗提升 25%，溝道峰值溫度降低 40%。Huarui Sun 等人 [68] 則認為界面熱阻取決於形核層質量、介電層厚度等，並認為更薄的介電層和最優的生長和成核技術將會繼續降低金剛石襯底與 GaN 之間的界面熱阻。而 Jungwan Cho [69] 採用 30 nm 厚的SiN 作為介電層，獲得了金剛石襯底與 GaN 之間的界面熱阻為 29m 2 K/GW；Dong Liu [70] 採用 30 nm 和 100 nm 的納米金剛石粉進行引晶製備金剛石襯底 GaN 晶片，認為採用更小粒徑的納米金剛石粉引晶，GaN/金剛石界面會呈現無微觀缺陷、結構穩定、界面熱阻更為均勻。Yan Zhou 等人 [71] 對比 5 nm 的 SiN 和 AlN 薄膜作為介電層對界面熱阻的影響，並採用 5nmSiN 作為介電層獲得了已知報導最低的界面熱阻~6.5m 2 K/GW（圖 5）。Yates [72] 分別研究了無介電層、5 nm 的 AlN、5 nm 的 SiN 介電層對界面熱阻和界面結構的而影響，認為採用 5nm 的 SiN 介電層獲得界面熱阻<10m 2 K/GW；同時電子能量損失譜顯示在 SiN 和金剛石界面處形成了 Si-C-N層，該層的存在可以提高界面結合力（圖 12）。Xin Jia [73] 採用瞬態熱反射技術測量採用 100nm 的 AlN、SiN 作為介電層的界面熱阻，認為由於介電層表面電荷狀態對金剛石形核和界面結構產生較大影響。總之，學者認為採用更小粒徑的納米金剛石粉預處理介電層表面、更薄的介電層、增強 GaN/金剛石界面結合強度、降低界面處缺陷可以使界面熱阻更為均勻及更低。

北京科技大學作為國內最早開展 GaN 外延層背面直接生長技術的研究單位，首先研究了 GaN 外延層在微波氫等離子環境中的分解機制 [74] ，認為在 GaN 外延層表面添加過渡層及等離子體氣氛中添加氮氣可以抑制 GaN 外延層的分解；同時研究了過渡層厚度對 GaN 上沉積金剛石膜結合力的影響 [74,75] ；採用兩步法成功在 GaN 表面沉積金剛石膜。隨後在 GaN 外延層轉移、金剛石襯底 GaN晶片製備相關領域申請了相關專利 [76]-[79] ；在此之後，研究了 SiN、AlN 作為介電層對製備金剛石襯底 GaN 晶片界面熱阻和金剛石形核密度的影響，通過對介電層選取及預處理可以有效提高金剛石的形核密度和良好的界面結構，進而進一步降低金剛石與 GaN之間的界面熱阻，進而提升其熱擴散潛力（圖 6），且初步獲得界面熱阻為~38m 2 K/GW [73],[80] 。但是，在製備金剛石襯底 GaN 結構過程中仍然存在 GaN 外延層轉移困難，高溫沉積過程中熱失配過大導致的晶圓變形大、界面熱阻大等問題。

需要注意的是，雖然直接沉積法在散熱能力方面體現出極為突出的優勢，但是研究結果表明該技術由於涉及到高溫沉積，對熱失配控制是重大挑戰；GaN 外延層臨時轉移後沉積金剛石膜過程中也存在損傷風險；金剛石形核層較低的熱導率不利於其熱傳輸等問題。然而相較於鍵合技術獲得的金剛石基 GaN 的最低 TBR（35m 2 K/GW），該技術可以使界面熱阻降到更低（~6.5m 2 K/GW），這也說明該技術在製備金剛石基 GaN 方面也具有極大潛力。

3 其它散熱技術途徑

除主流的低溫鍵合技術和 GaN 外延層背面直接沉積金剛石製備金剛石襯底 GaN 晶片外，另有單晶金剛石襯底外延沉積 GaN 和高導熱金剛石鈍化層散熱技術用於解決 GaN 基功率器件的散熱需求。

3.1 單晶金剛石襯底外延 GaN

隨著單晶金剛石製備技術不斷發展和完善，單晶金剛石襯底直接外延 GaN 晶片也被用於改善散熱需求。其中具有代表性的研究機構有瑞士的 EPFL [81] 、Element 6 和日本的 NTT 團隊 [82-84] 。瑞士 EPFL 的 Dussaigne [81] 在（111）單晶金剛石襯底上採用 MBE 技術外延沉積得到了粗糙度為 1.3 nm（2 μm×2 μm）的 GaN 外延層。隨後在此基礎上又沉積出粗糙度為 0.6 nm 的 AlGaN/GaN 異質結材料，二維電子氣遷移率達到 750 cm 2 /Vs，面密度為 1.4×10 13 cm -2 。同年，德國 ULM 大學的 Alomari 等人採用 MBE 技術 [82] ，在 3 mm×3mm 的單晶金剛石（111）襯底上外延得到 AlNGaN/GaN HEMTs，異質結二維電子氣遷移率為 731 cm 2 /Vs，面密度為 1.3×10 13 cm -2 ，基於此材料製備的柵長為 0.2 μm 的 HEMTs，電流密度為 0.73 A/mm，跨導為 137.5 mS/mm，電流增益頻率為 21 GHz，最高振蕩頻率為 42 GHz。

2011 年日本 NTT 公司的 Hirama 等人 [83] 同樣在單晶金剛石襯底上研製出 GaN 基 HEMTs，其結構如圖 7(a)所示，他們採用金屬有機物氣相外延（MOCVD）技術製備 AlNGaN/GaN 異質結材料，異質結二維電子氣遷移率為 730 cm 2 /Vs，面密度為 1.3×10 13 cm -2 ，該結構的最大輸出電流密度 220 mA/mm，電流增益截止頻率和最高振蕩頻率分別為 3GHz 和 7GHz；對比傳統的 SiC 襯底，增加同樣梯度的功率密度，金剛石襯底的 HEMTs 溫度增加幅度更小。2012 年又獲得了具有功率輸出的 GaN 基 HEMTs [84] ，1 GHz 時的輸出功率密度為 2.13W/mm，增益為 28 dB，功率附加效率為 46%，電流增益截止頻率和最高振蕩頻率分別為 5 GHz 和 18 GHz，其頻率和功率特性曲線如圖 7(b)所示。R F Webster 等人 [85] 在多晶金剛石襯底表面成功沉積位錯密度~7×10 9 cm -2 的單晶 GaN 外延層，但薄膜破損嚴重，遠未能達到器件級別。顯然單晶金剛石襯底外延 GaN 實現了 AlNGaN/GaN HEMTs 的異質外延和器件製備，但是難度依然極大，GaN 和金剛石的晶格常數和熱膨脹係數差異巨大也對製備帶來巨大困難，此外單晶尺寸和成本進一步限制其應用。

3.2 高導熱金剛石鈍化層散熱技術

德國的M.Seelman-Eggebert [86] 從理論和實驗兩個方面探討了高熱導率金剛石鈍化層用於GaN-FETs上熱擴散。詳細討論了GaN-FETs工藝條件與低溫沉積金剛石的工藝兼容性，並採用選擇性低溫（沉積溫度400℃）生長金剛石膜的方法在GaN-FETs的柵極上沉積0.7 μm厚的金剛石膜，對比沉積金剛石膜前後電晶體的輸出特性和傳輸特性變化不明顯，認為這是第一次可以在Ⅲ-Ⅴ族半導體電晶體器件上直接沉積金剛石用於熱擴散，但具體的金剛石冷卻效果並未進行驗證。

Alomari [87] 等人在InAlN/GaN HEMTs上直接生長納米金剛石薄膜，結果表明InAlN/GaN HEMTs與納米金剛石薄膜具有良好的相容性，並且獲得器件的電流增益截止頻率和最高振蕩頻率分別為4.2 GHz和5 GHz。Meyer [88] 研究了納米金剛石帽層技術對GaNHEMTs性能的影響，並且首次獲得了大信號功率特性。在4GHz時輸出功率密度為5.8 W/mm，增益10.1 dB，功率附加效率為32.6%。Tadjer等人 [89,90] 研究了納米金剛石帽層對GaN HEMTs的影響，發現納米金剛石對器件的鈍化效果優於傳統的氮化矽鈍化層，器件工

作溫度相對降低了20%。除實驗嘗試外，另有Wang等人 [91] 採用有限元模型對納米金剛石膜包覆GaN外延層與傳統的GaN HEMTs結構熱擴散性能對比（如圖8），並認為納米金剛石包覆可以顯著提高器件的性能，其橫向熱導率與初始幾微米厚密切相關，最重要的是金剛石層與熱源的接近，使得這種方法比其他的熱控方法更有利，特別是脈衝器件。儘管採用該技術具有巨大潛力，但是在製作HEMTs過程中，沉積納米金剛石薄膜往往受到器件工藝條件的限制，沉積溫度一般較低，納米金剛石膜的熱導率並不高，這些都限制了該技術的應用和推廣。

4 結論

GaN基功率器件在高頻高功率性能優勢由於有源區結熱問題未能充分發揮，傳統襯底及封裝散熱技術難以解決目前熱瓶頸難題。因此，具有高熱導率的金剛石襯底能夠滿足GaN基功率器件的散熱需求。研究表明，與傳統的SiC襯底GaN基功率器件相比，無論是金剛石襯底GaN器件還是高導熱金剛石鈍化層散熱技術都具有更高的散熱能力，並且有望實現GaN基功率器件的小型化和大功率化，從而促進在射頻功率器件和微波功率器件相關領域的廣泛應用。

然而金剛石襯底與GaN外延層的結合技術並未成熟，還存在許多難題亟需解決，距離產業化尚有距離，因此筆者認為金剛石襯底與GaN外延層結合技術的研究將趨於以下幾個方面：1）針對低溫鍵合技術主要以降低金剛石加工成本，實現鍵合層的低熱阻和高質量鍵合強度為目標；2）針對GaN外延層背面沉積技術以實現GaN外延層的高效率轉移，提高金剛石形核層熱導率，提高GaN外延層轉移後電學特性，實現GaN外延層沉積金剛石襯底的大面積為研究方向；3）其它技術手段主要存在單晶金剛石襯底尺寸小，納米金剛石鈍化層沉積工藝與器件加工的兼容性等問題，這都將極大限制這些技術手段的發展和應用。因此，解決上述問題將為GaN功率器件實現高頻、高功率應用提供廣闊前景和帶來更大效益。

參考文獻可參閱

https://kns.cnki.net/kcms/detail/50.1083.TG.20200617.1639.056.html