一種系統晶片的功能測試方法

　　1 引言 

　　一個正確的電路設計拿到工廠去製造，並不可能百分之百的正確地製造出來。總會受到種種不確定性的影響，比如製造機器的偏差、環境幹擾、矽片的質量不一致甚至是一些人為的失誤等等方面的影響，生產出的產品並不全都是完好的。如果晶片存在有故障，這樣的晶片是絕對不允許流入市場中的。那麼如何檢驗出有製造缺陷的晶片，這就屬於測試的範疇。在深亞微米階段，線寬非常精細，工序數量又多，更加容易受到幹擾的影響，製造故障變得尤其明顯。所以必須加大測試的力度，儘可能地減少次品流人市場的機率。

本文引用地址：http://www.eepw.com.cn/article/86637.htm

　　下面將通過設計一個系統晶片——「成電之芯」的功能測試平臺來具體介紹實現系統晶片功能測試的方法。

　　2 評估測試需求

　　在進行功能測試和選用必要的工具之前，應該審定系統晶片測試的基本要求，並明確解決如下4個問題閉：1)哪些是必須的基本測試能力；2)怎樣觀察對測試序列的響應；3)測試平臺需要多高的靈活性；4)需要多少經費和時間。

　　對基本測試平臺能力[3]的評估應該包括：1)所需的激勵時鐘速度；2)所需的激勵通道數；3)輸入的電壓標準；4)測試序列的長度。

　　「成電之芯」是一款0.18μm工藝、內嵌DSP核的730萬門SoC，面積31mm×31mm，PBGA609封裝，它的硬體部分主要實現脈衝壓縮、動目標顯示(MTI)、動目標檢測(MTD)、求模取對數等算法，其中脈衝壓縮比最大可做到1024，MTD濾波通道數最大為256，每個通道的濾波器階數最大為256，每個相參處理間隔的數據量最大為2M深度，MTI濾波最多可做16脈衝對消，根據雷達整機系統需求，上述參數可靈活調節，通過DSP核，可用軟體實現其它各類數位訊號處理算法(如CFAR等)。晶片的內部處理速度最快160MHz，外部I／O速率範圍為1～80MHz。晶片I／O電平為LVTTI電平。該晶片的數據流框圖如圖1所示。

 

　　圖1中，實線區域為晶片內部各模塊，虛線部分為片外存儲器。從圖中可以看出，雷達信號處理專用晶片的數據傳輸主要由DPC數據總線和ED數據總線完成。

　　通過上述對「成電之芯」的簡單介紹，該晶片的系統功能和測試平臺的能力需求已經一目了然。

　　3 功能測試平臺的建立

　　3.1 功能測試平臺建立方法

　　測試平臺是為了向被測晶片施加輸入激勵而建立起來的。如圖2所示，測試平臺向被測晶片輸入激勵，對輸出採樣，並將結果與期望值比較，得出比較分析結果。

　　建立測試平臺的過程是建立在對被測晶片功能屬性透徹理解的基礎上的。目前，常用的測試平臺建立方法有：採用可編程器件建立測試平臺、基于波形建立測試平臺、基於可編程測試儀建立測試平臺和基於事物建立平臺。