阻抗匹配與 RF 電壓

2020-12-05 電子發燒友

阻抗匹配與 RF 電壓

Qorvo半導體 發表於 2020-11-26 15:17:21

移動手機天線設計人員面臨著許多挑戰：不斷增加頻段覆蓋範圍的要求，極具挑戰的行業設計限制以及不斷縮小的天線安裝空間。

設計人員通過使用孔徑和阻抗調諧器可以解決這些問題。然而，並不是任何孔徑或阻抗調諧器都可以使用。

當今的許多應用都需要使用更穩定、可靠的調諧產品，才能完全滿足設計需求。

01阻抗匹配與 RF 電壓

設計人員經常要克服的一個挑戰就是天線上的射頻能源。例如，與天線匹配的阻抗可能會在匹配網絡中生成較高的射頻電壓。

當匹配電容或電感較高的阻抗時，匹配網絡與天線之間可能會出現較大的差分電壓。當使用額定電壓更低的器件時，可能會降低系統性能。

為消除這種性能下降問題，需要使用額定電壓較高的阻抗匹配器件。為承受更高的射頻電壓，必須使用這些類型的阻抗匹配器件。圖 1 展示了在較高 (GSM850/900) 功率水平下發射信號時，射頻電壓有多高。 

Figure 1

02天線阻抗詳述

應用和天線設計等多方面因素都會影響天線的電壓電平。其中包括以下三個因素：

1、匹配器件的天線阻抗可能會導致較高的電壓

2、應用中的輸入功率水平（即2級功率(PC2)或GSM）

3、實際匹配器件的阻抗

我們考慮這三個因素，仔細了解一下如何利用天線方向圖和天線調諧器來優化天線設計。

03深入了解阻抗匹配

阻抗匹配器件會影響功率水平，並且需要使用額定電壓水平更高的器件來優化天線效率。

圖 2 為兩種天線設計，即模式 A 和 B。接下來，我們將闡述這些設計模式與不同額定電壓的阻抗匹配組件會如何相互影響。我們還將介紹如何利用額定電壓更高的器件來最大程度地提高總輻射效率。

Figure 2

首先，在圖 3 中我們可以看到，天線模式「A」和「B」在史密斯圓圖上如何通過低頻段 GSM 頻率進行測量。如圖所示，天線阻抗位於史密斯圓圖的電感區域，因此串聯電容成為最優匹配解決方案。因此，我們的天線匹配解決方案將使用電容。


Figure 3
 

在我們的示例中，我們將圖 4 左側所示的兩個類似器件作為天線阻抗匹配組件進行了測量和比較。一個是 55VRF (DEVICE55)，另一個是 65VRF (DEVICE65)。每個器件都由具有 32 種不同電容狀態的可編程電容和獨立的可切換開關組成。


Figure 4
 

通過選擇每個器件的狀態，使天線模式 A 在低頻段頻率範圍內實現最大輻射效率。此外，所選的器件狀態還應符合每個器件的額定射頻電壓要求：DEVICE55 為 55VRF，DEVICE65 為 65VRF，如下圖所示。

器件在 GSM850/900 和 LTE B12（頻段 12）下進行了測試。測量圖（下圖 5）為連接這兩個器件的天線效率與頻率圖。

Figure 5

上述輸出測量採用了 DEVICE 55 和 DEVICE 65 的天線模式「A」。如圖所示，如果使用電壓較低的 55 V 器件，在 GSM850 和 GSM900 Tx 頻率下，效率會受到明顯影響。為了在 GSM850、GSM900 以及 B12 下實現更高的效率，同時保持電壓電平，應選擇 DEVICE65 的電壓，因為其效率會超過DEVICE55。

為提高 DEVICE55 響應性能，我們嘗試使用模式「B」天線設計。

下述輸出測量圖顯示了使用 DEVICE65 的模式「A」。對於 DEVICE55，我們使用了模式「B」。儘管在 GSM 頻率下使用模式「B」天線設計可以改進 DEVICE55 方案的效果，但仍不足以達到 DEVICE65 組件的要求。如圖 6 中所示，DEVICE65 的效率再一次超過了 DEVICE55。

因為 DEVICE65 能夠滿足較高的射頻電壓輸入阻抗要求。

Figure 6

此外，使用模式「B」和 DEVICE55 所實現的效率沒有使用模式「A」和 DEVICE65 的那麼高，頻段也沒有那麼寬，尤其是在 B12 頻率範圍內。

儘管使用模式「B」時，DEVICE55 會有所改進，但效率沒有使用模式「A」和 DEVICE65 那麼高。

總之，天線上的高電壓的確會對效率和性能產生影響。我們的測量結果證實，在高射頻電壓的阻抗匹配應用中，額定電壓更高的器件可實現更高的性能。

在我們的示例中，我們採用 Qorvo 的兩款可配置調諧器，每款調諧器都包含一個開關和一個可編程電容陣列 (PAC) ，一個器件的額定電壓為 55V，另一個為 65V。額定電壓更高的組件可為天線設計人員提供更多的裕量。

從而使系統設計人員能夠在不修改設計布局結構的情況下，更有效地將電路與多個天線模式和射頻電壓情境進行匹配。

原文標題：高壓阻抗調諧快速指南

文章出處：【微信公眾號：Qorvo半導體】歡迎添加關注！文章轉載請註明出處。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 阻抗匹配電路的作用,阻抗匹配的理想模型
    阻抗匹配電路的作用，阻抗匹配的理想模型 李倩 發表於 2018-08-29 10:27:29 一、 阻抗匹配電路的作用 阻抗控制在硬體設計中是一個比較重要的環節
  • RF中的阻抗匹配和50歐姆是怎麼來的?
    如果說阻抗匹配到50歐姆，從數學上，是可以嚴格做到的，但是實際應用中的任何元件，線路，導線都存在損耗，而且設計的任何系統部件都存在一定的射頻帶寬，所以匹配到50歐姆，工程上只要保證所有的帶內頻點落在50歐姆附近即可。
  • 射頻電路阻抗匹配原理
    一件器材的輸出阻抗和所連接的負載阻抗之間所應滿足的某種關係，以免接上負載後對器材本身的工作狀態產生明顯的影響。對電子設備互連來說，例如信號源連放大器，前級連後級，只要後一級的輸入阻抗大於前一級的輸出阻抗5-10倍以上，就可認為阻抗匹配良好；對於放大器連接音箱來說，電子管機應選用與其輸出端標稱阻抗相等或接近的音箱，而電晶體放大器則無此限制，可以接任何阻抗的音箱。
  • 從阻抗匹配解析射頻傳輸線技術
    人類目前無法控制大氣層，但是可以控制射頻微波傳輸線，只要設法使通信網路的阻抗能相互匹配，發射能量就不會損耗。本文將從阻抗匹配的角度來解析射頻微波傳輸線的設計技術。駐波比（standing wave rate；SWR）是駐波發生時最大電壓和最小電壓的比值（VSWR），或最大電流和最小電流的比值(公式一)：SWR = (VO + VR)/ (VO - VR) = (IO + IR)/ (IO - IR) = 1＋｜Γ｜/ 1－｜Γ｜WR可以被用來判定傳輸線阻抗匹配的情況：當SWR=1
  • 淺析音響各種pop音及功放的阻抗匹配
    模擬輸入級等效模型 功放在啟動時，偏置電壓會從0V 上升到額定的偏置電壓，該過程的時間長短取決於內部偏置電壓源對外部阻抗網絡的充電速度。差分輸入偏置電壓建立過程 功放 差分輸入INN 和INP 的輸入偏置電壓建立的過程如圖2所示，若差分輸入N 和P 端的輸入偏置電壓建立速度不一樣則兩者之差會形成差分信號輸入功放並被放大輸出，形成啟動時的POP 聲。差分輸入端偏置電壓建立過程的不平衡通常是因為輸入級INN 和INP外部的阻抗不匹配所致。這種情況最容易出現在差分輸入用作單端輸入狀態。
  • 電壓駐波比(VSWR)量化傳輸線的阻抗失配
    由於SWR通常用電壓比表示，也稱為電壓駐波比(VSWR)。VSWR和系統效率一個理想系統是從功率源100%地將能量傳送到負載，這需要信號源阻抗、傳輸線及其它連接器的特徵阻抗與負載阻抗精確匹配。由於理想的傳輸過程不存在幹擾，信號交流電壓在傳輸線兩端保持相同。
  • PCB設計中有關阻抗匹配知識簡析
    一 阻抗匹配的研究 　　在高速的設計中，阻抗的匹配與否關係到信號的質量優劣。阻抗匹配的技術可以說是豐富多樣，但是在具體的系統中怎樣才能比較合理的應用，需要衡量多個方面的因素。例如我們在系統中設計中，很多採用的都是源段的串連匹配。對於什麼情況下需要匹配，採用什麼方式的匹配，為什麼採用這種方式。
  • 無源UHF RFID標籤的低成本阻抗匹配網絡設計詳細教程
    處在讀寫器電磁場範圍內的標籤通過倍壓整流電路將較小的輸入電壓提升到可供標籤晶片正常工作所需的電壓值，並將交流轉變為直流；由於晶片輸入電壓變化範圍較大，導致輸出電壓不穩定，需要加入穩壓電路；標籤解調模塊從接收到的射頻連續波中解調出命令和數據，送到數字基帶模塊；數字基帶模塊按照協議，根據接收到的指令完成數據存儲、發送或其他操作［4］；返回數據時，標籤通過改變自身的阻抗改變天線的反射係數，將調製反射信號發回給讀寫器
  • CBFET運放AD843及其在阻抗匹配電路中的應用
    並通過幾種阻抗匹配電路的比較說明了該晶片的獨特性和優越性，最後給出了AD843的一個應用實例。 關鍵詞：在電路設計中的許多情況下需要進行阻抗匹配變換，以適應各種晶片或元件間的匹配。傳統的阻抗匹配由分立器件組成，因而電路幹擾大、調試麻煩、開發周期長並且維護困難。
  • PCB阻抗匹配設計技術要求和方法
    摘要：阻抗匹配和降低傳輸線損耗是高速印製電路板（PCB）重要指標，而阻焊層作為PCB的重要組成部分，其對外層傳輸線的阻抗和損耗均有較大的影響。對於高速PCB設計和製造而言，了解阻焊層對阻抗、損耗的影響程度以及如何減少阻焊層對PCB電性能的影響有著重要的意義。
  • 阻抗匹配的另一種思路
    RF工程師在設計晶片和天線間的阻抗匹配時是否也遇到過這樣的問題，根據數據手冊的參數進行匹配設計，最後測試發現實際結果和手冊的性能大相逕庭，你是否考慮過為什麼會出現這麼大的差別?還有，匹配調試過程中不斷的嘗試不同的電容、電感，來回焊接元器件，這樣的調試方法我們還能改善嗎?
  • RF(射頻)的匹配
    希望我們的經驗可以幫助到更多的人，所以硬功館發布的原創文章，不必經許可，隨意轉載，但需署上「硬功館」的出處       昨天有人問啥是射頻的匹配
  • 運用史密斯圓圖對N B-IO T模塊天線進行阻抗匹配
    面對以上方法所呈現出的缺點，史密斯圓圖可以在不作任何計算的前提下得到一個精確的阻抗匹配，避免繁瑣的計算過程。藉助史密斯圓圖可以用圖解法解出天線阻抗的匹配網絡，其精準度與史密斯圓圖的精度相關。　　1 阻抗匹配　　天線和饋線的連接處稱為天線的輸入端，天線輸入端的電壓與電流的比值稱為天線的輸入阻抗，表達式為R jX + ，其中實數部分為輸入阻抗( R )，虛數部分為輸入電抗(Xi)。天線的匹配就是消除天線輸入阻抗中的電抗分量，使電阻分量儘可能地接近饋線的特性阻抗。
  • 汽車門禁射頻接收器阻抗匹配介紹
    這篇文章主要來談一下UHF接收模塊的阻抗匹配的方法。　　總體上來說，阻抗匹配有兩種方式：一種是直接匹配，另一種是間接匹配。　　所謂直接匹配，就是說把系統前級模塊的輸出阻抗和下級模塊的輸入阻抗，只通過一個匹配網絡，直接進行匹配。 如Fig 2所示。由於匹配的目的是要得到最優的功率傳輸，所以這個匹配又可以叫做功率匹配或者共軛匹配。
  • 電阻抗成像系統中電壓控制電流源的設計
    摘要：在醫用電阻抗層析成像(Electrical Impedance Tomography)系統中電壓控制電流源的性能十分重要，大部分報導的電壓控電流源電路在低頻時有較高的輸出阻抗但是在高頻時性能大幅減弱。
  • 硬體電路設計之「RF天線阻抗調試」
    RF天線的設計上一篇文章進行了大概的介紹，設計完成後具體的調試步驟如下：校準網絡分析儀；通過網絡分析儀測量阻抗；藉助史密斯圓圖進行阻抗匹配；選擇合適的電容和電感焊接到PCB上；測量無線晶片的輸出和輸入是否滿足要求。
  • 輸入阻抗輸出阻抗計算
    輸入阻抗是用來衡量放大器對信號源的影響的一個性能指標： 　　對於電壓驅動的電路，輸入阻抗越大，表明放大器從信號源取的電流越小，放大器輸入端得到的信號電壓也越大，即信號源電壓衰減的少，對電壓源的負載就越輕，因而就越容易驅動，也不會對信號源有影響。理論基礎：Us=（Rs+Ri）×I。Rs為信號源內阻，Ri為放大器輸入電阻。
  • PCB設計之阻抗匹配設計方案
    打開APP PCB設計之阻抗匹配設計方案 EDA365網 發表於 2020-11-02 14:05:20 為保證信號傳輸質量、降低EMI幹擾、通過相關的阻抗測試認證，需要對PCB關鍵信號進行阻抗匹配設計。
  • 基於Ansoft Designer的射頻功放電路阻抗匹配優化
    針對工作頻率為433MHz的射頻功率放大電路中的阻抗匹配問題，提出了基於EDA軟體——Ansoft designer的阻抗匹配優化設計方法。運用Ansoft designer對射頻功放電路進行了阻抗匹配優化設計，並對電路進行了仿真分析。
  • Qorvo 設計工具—— RF 項目的首選資源
    Qorvo MatchCalc™ 是一款可下載免費使用的 RF/微波匹配計算器，旨在提供理想的可調諧無源組件值。該計算器可在 50 歐姆測試環境中顯示輸入和輸出匹配的阻抗（網絡分析儀上的測量值）。