PMT的能譜分析主要涉及兩個方面，一方面是對ADC的採樣值進行分析確認ADC採樣正確。另一方面是對ADC的採樣值進行積分，針對此積分值進行分析，即所謂的PMT能譜分析。能譜分析以及ADC採樣處理分析必須使用工程SEP_ES_debug下的Virtual JTAG調試工具，因為這個測試復用了其他測試的ir_in埠，如果使用其它地方的工具有可能會導致參數無法設置。
首先介紹ADC的調試（ADC子板還要經過設計者的硬體等測試），對於SEP來說ADC的調試就是確認FPGA接收從ADC來的採樣值是否正確。所以ADC採集PMT的信號並轉換成數位訊號送到FPGA，通過Virtual JTAG調試工具又從FPGA邏輯內讀取ADC採樣值進行離線分析。
本文引用地址：http://www.eepw.com.cn/article/201701/338055.htm讀取ADC採樣值時Virtual JTAG工具的使用方法介紹，對應的Quartus II工程名稱是SEP_ES_debug，此時Virtual JTAG邏輯借用了TDC調試中用到的兩個FIFO，即一個FIFO用於存儲ADC採樣值，另一個FIFO用於存儲ADC採樣值的積分值。所以在讀取ADC採樣值時，首先要往第一個FIFO裡寫入ADC採樣值，使能信號通過按鈕「FIFO Push CMD」發送，發送同時將滑動條設置為「1」（此時相當於給這個FIFO一個寫使能信號），如果要停止寫這個FIFO，那麼就再次按這個按鈕的同時將滑動條的設置為「0」（清除寫使能）。讀FIFO的時候點擊按鈕「Full Read FIFO」的同時在「Par1」輸入窗口裡設置讀取的數目（注意此時Slider也需要同時設置為0）。（筆者註：Virtual JTAG調試平臺參考其他文章）
在OriginPro裡分析ADC採樣值，新建一個WorkBook，將讀取到的ADC採樣值拷貝到book中（新建的book默認有兩列，即A列和B列，必須先刪除一列），選擇整列數據後使用Plot下Line命令（如圖1所示）重建信號，如圖2所示。
圖1：在OriginPro中分析ADC採樣值
圖2：重建後的ADC信號
注意圖2重建後的ADC信號，是通過PMT脈衝產生的另外一個trigger信號觸發FPGA邏輯鎖存100個samples並存往FIFO。所以，在圖2中看出的效果是各個脈衝之間間隔一致。
下面介紹PMT能譜測試，能譜測試的原始數據是ADC採樣值的積分，存儲在Virtual JTAG邏輯的第二個FIFO中。點擊按鈕「FIFO Push CMD」的同時將滑動條設置為「3」來使能邏輯向FIFO裡寫入積分值，如果要停止寫這個FIFO，那麼就再次按這個按鈕的同時將滑動條的設置為「2」。讀FIFO的時候點擊按鈕「Full Read FIFO」（注意此時Slider要設置為非0），這時不需要在「Par1」輸入窗口裡設置讀取的數目，因為在Tcl代碼裡已經寫死了，如果需要修改讀取的數目，可以在tcl代碼裡直接修改。