矽基光電子具有與CMOS工藝兼容，藉助成熟的微電子加工工藝平臺可以實現大規模批量生產，具有低成本、高集成度、高可靠性的優勢。通過CMOS工藝可以實現矽基光電子和微電子的單片集成，發揮光電子在信息高速傳輸和微電子在信息高效處理的優勢，充分實現微電子與光電子的融合與取長補短，實現性能更優的光電集成晶片。介紹了國內外矽基光電子器件與集成晶片的研究進展，重點介紹了本課題組在矽基光電子與微電子集成方向的研究進展，包括矽基雷射器、矽基光調製器、矽基發光器件與控制電路單片集成、矽基光電探測器與接收電路單片集成、矽基微環濾波器與溫控電路單片集成、單片集成矽光收發晶片等。
引言
從1947年第一隻電晶體的問世開始，集成電路技術極大推動了科技進步，為信息社會奠定了重要基石，開啟了人類歷史上一個嶄新的偉大時代。目前，集成電路已在日常生活中無處不在，遍布於計算機、手機、電器、汽車、網際網路等領域。隨著社會的進步和技術的發展，人們對信息的需求也越來越多，這對集成電路的信息獲取和處理能力提出了更高的要求。然而在後摩爾時代，集成電路面臨著不可逾越的電互連導致的延時和功耗方面的限制。於是，人們提出了利用光子作為信息載體來替代電子的設想，希望可以用光子更高效地完成信息的傳輸，即光互連。通過光電子和微電子的融合，可以實現高速光互連，實現信息的高速傳輸，解決電互連的瓶頸。
矽基光電子具有與CMOS工藝兼容，藉助成熟的微電子加工工藝平臺可以實現大規模批量生產，具有低成本、高集成度、高可靠性的優勢，是實現光電子和微電子集成、光互連的最佳方案。矽基光電子技術是指基於矽材料的光電子器件設計、製作與集成技術。相對於其他的光電子材料，雖然矽材料因其間接帶隙的特點導致難以製作發光器件，但是矽材料具有很高的折射率，易於實現小體積高集成度的光電子器件。藉助於矽材料的等離子色散效應可以實現超高速光調製器，矽和鍺結合可以實現紅外通信波段高速光電探測器，通過晶圓鍵合（waferbonding）技術可以將成熟的III-V族材料雷射器引入到矽波導中。目前矽材料已經可以實現絕大部分光電子器件，具備了成為優秀光電子器件平臺的潛力。同時受益於成熟的CMOS工藝技術，矽基光電子具有可批量生產、集成度高、成品率高、成本低、易於和微電子電路單片集成的優點。矽基光電子技術在發展過程中後來居上，在性能與穩定性上逐漸超過了基於傳統材料的光電子技術，並展現出在通信、傳感、能源、軍事領域的應用潛力。
本文介紹了國內外矽基光電子與微電子集成的研究進展，重點介紹了本課題組在矽基光電子與微電子集成的研究進展。第一部分介紹了矽基光電子器件中兩類核心關鍵器件，矽基雷射器和矽基光調製器。這兩類器件一直是矽基光電子技術的短板，尤其是矽基雷射器，目前以混合集成為主；矽基光調製器目前在速率方面已經不是問題，在插損、耦合效率方面需進一步優化。第二部分介紹了矽基光電集成研究進展，從矽基光電子和矽基微電子融合的角度介紹矽基光電集成晶片，包括矽基發光器件與控制電路單片集成、矽基光電探測器與接收電路單片集成、矽基微環濾波器與溫控電路單片集成、單片集成矽光收發晶片。矽基光電集成晶片結合了光電子和微電子的優點，實現了二者性能的優勢互補。第三部分介紹了矽光晶片在智能領域的應用，即基於矽光的神經形態類腦計算和深度學習。第四部分是總結和展望。
1. 矽基光電器件研究進展
矽基雷射器
與矽基光子技術在無源波導器件、調製器以及探測器等領域取得的豐碩成果相比，片上矽基光源依然缺少成熟的方案。矽材料的間接帶隙特性，決定了其發光效率低下，難以作為有源材料製作高性能的發光器件。近年來人們從發光原理、材料、器件結構等多個角度，開展了大量的矽基光源的研究，矽基拉曼雷射器、納米矽發光、矽稀土摻雜發光、鍺/鍺硒合金光源等，發光效率不斷提高，甚至實現了激射。但這些光源的性能與III-V雷射器相比還有一定的差距。因此，目前相對較成熟的矽光子片上光源方案主要是基於III-V材料，通過一定的集成手段在矽光子晶片上實現III-V材料雷射器的製作。
矽基片上光源按照集成方式的不同分為兩類：混合集成與單片集成。混合集成是指雷射器或其增益材料並不是直接在矽材料上生長製作，而是採用特定的工藝，將雷射器或其增益材料轉移至矽光晶片上，構成片上光源。而單片集成則是採用優化的工藝，直接在矽材料上生長特定的材料作為雷射器的增益介質，實現片上光源的製作。兩種集成方式各有千秋，混合集成技術發展較早，所採用的工藝也比較成熟，能夠保證增益介質的最佳性能，但其工藝成本較高，也難以實現較大規模的集成。單片集成技術雖然發展稍慢，光源性能有待提高，但單片集成光源一直被認為是矽光子片上光源的終極解決方案，能夠最大程度的整合工藝，不斷縮小線寬，實現大規模光電子集成迴路。
1. 混合集成
混合集成方案主要包括雷射器直接放置（directmounting）技術和晶圓鍵合技術。直接放置技術主要是指採用倒裝焊或貼裝工藝，將預先製作好的III-V族材料雷射器放置在矽光子晶片表面，通過焊球完成電連接，實現光源與矽光波導器件的混合集成。富士通實驗室的學者Tanaka等設計了一種無需溫度控制的矽光子發射機晶片，採用高精度倒裝焊設備將III-V族材料半導體光放大器（semiconductoropticalamplifier，SOA）集成在SOI襯底上，與波導端面對準，和SOI波導一起構成混合集成雷射器，如圖1所示。採用倒裝焊有助於使矽光器件和SOA的設計更加靈活，同時也能夠為SOA提供更好的導熱性。但端面耦合對倒裝焊的精度提出了很高的要求。為了提高對準容差，需要在SOI波導上製作一段由SiON構成的寬波導作為光斑轉換器，將SOI波導中的強限制光斑擴展到與SOA的模場相當的尺寸。因此，雖然倒裝焊技術較成熟，也能充分發揮III-V族材料的光增益特性，但高對準精度要求導致了其工藝成本較高。
圖1. 無需溫度控制的矽基光發射機晶片示意圖
晶圓鍵合是目前混合集成方案中被人們寄予期望最高的光源集成技術。採用晶圓鍵合技術，人們可將III-V族材料外延層集成至矽波導等矽光器件上方，由III-V族材料產生的光可通過倏逝波耦合的方式進入矽光子迴路，完成片上光源與矽光子晶片的混合集成。由於鍵合時III-V族材料外延層還未做圖形化，所以鍵合工藝的對準容差很高，有源區與下方矽波導的對準則通過光刻工藝完成，相比倒裝焊等直接放置技術具有更高的對準精度。
晶圓鍵合技術主要分為兩類：直接鍵合（directlybonding）與粘結鍵合（adhesivebonding）。直接鍵合技術是指不藉助粘結材料，直接將光滑、平整、潔淨的兩晶圓接觸，在界面鍵作用下，兩晶圓間形成牢固結合。粘結鍵合是指藉助特定的粘結材料完成晶圓間鍵合的技術。常見的粘結材料包括金屬和聚合物，而針對III-V族材料與矽的集成，應用最成熟的是基於苯並環（BCB）輔助的粘結鍵合技術。BCB具有牢固的鍵合效果，平整度高，熱穩定性好，對III-V材料工藝中多種化學品具有較高的惰性，非常適用於III-V材料與矽材料的晶圓鍵合。但相對直接鍵合技術而言，BCB材料自身的導熱性能較差，因此對雷射器的散熱有一定負面影響，會導致光源性能下降。此外，BCB層的引入增大了III-V材料有源區與SOI波導的間距，進而降低了光場在有源區與SOI波導間的耦合效率，影響雷射器的性能。針對這些問題，Keyvaninia等提出了一種「冷鍵合」工藝，能夠顯著降低BCB鍵合層厚度，將其控制在50nm以下。採用該技術，製作了BCB厚度約35nm的III-V族與矽混合集成DFB雷射器，如圖2所示，並且通過對頂層二氧化矽過刻的方式，進一步將BCB厚度減小10nm，實現了56Gb/s的直接調製速率。
圖2. 基於BCB鍵合的III-V族與矽混合集成DFB雷射器示意圖
2. 單片集成
單片集成方案主要指矽上異質外延III-V材料雷射器。與混合集成光源相比，單片集成方案最主要的優勢是其能夠與矽光子工藝同步縮小線寬、提高集成度，在大規模光子集成晶片的研製中有巨大潛力，這也是矽光子技術的主要發展方向。
矽上異質外延III-V材料是目前來看最吸引人們注意的矽光子單片集成光源解決方案。直接在矽材料上外延III-V材料，有望把原生III-V族材料光子器件的工藝與技術應用於矽光子光源中，得到性能優異的片上光源。異質外延技術面對的問題主要是III-V材料與矽間嚴重的晶格失配，這將導致位錯、反相疇等缺陷的產生，嚴重限制著III-V雷射器的壽命和性能。對於位錯缺陷，在生長中可在襯底和有源區之間加入位錯阻擋層或其他緩衝層結構，以降低穿透位錯（TD）密度和其穿透深度。而對於反相疇缺陷而言，緩衝層對其並不能起到有效的過濾作用。採用選區生長技術在圖形化的矽襯底上外延III-V材料，能夠有效限制反相疇缺陷對有源區的影響。由（111）晶面構成的V型槽對於抑制反相疇缺陷的形成具有重要作用，器件三維示意圖如圖3所示。
圖3. 矽基InP/InGaAs雷射器陣列三維示意圖
此外，與量子阱雷射器相比，量子點（QD）的離散分布特點使其具有更好的位錯容忍度，能夠有效過濾位錯缺陷對有源區的影響，基於量子點的雷射器具有更好的溫度特性和更低的閾值電流。Chen等採用將成核層與位錯過濾層結合的方式，得到了低至105cm-2量級的穿透位錯密度，製作出低閾值量子點雷射器，閾值電流密度為62.5A/cm2，工作溫度範圍可高至120，預計壽命約100158h。
矽基電光調製器
為了實現從電信號到光信號的調製，需要利用到半導體材料的效應。可以利用的半導體材料的效應主要有：電光效應、Franz-Keldisch效應、熱光效應及等離子色散效應。電光效應是指晶體折射率隨外加電場變化的現象，目前被廣泛應用於高速光通信中。遺憾的是，矽是反演對稱晶體，並不具備線性電光效應，只具有非常微弱的非線性電光效應，無法引起足夠大的折射率變化。Franz-Keldisch效應同樣也是一種電場效應，是指半導體因外加電場而使光場吸收端位置移動，使得在吸收端附近某一固定波長的吸收係數因外加電場而發生較大變化。矽的Franz-Keldisch效應也非常微弱，因此也無法利用其進行有效的光學調製。熱光效應是指半導體材料因溫度的改變而引起折射率改變的現象。矽的熱光係數較大，溫度的改變能引起較大的折射率的變化，但是熱光效應響應較慢，只能達到MHz量級的調製速度。等離子色散效應是指半導體材料中因載流子數量的變化引起折射率和吸收係數的變化。基於等離子色散效應的矽基電光調製器速率主要取決於載流子的注入和抽取時間。早期，人們一般採用正向注入的PIN結構，載流子緩慢的擴散限制了調製速度。2004年Intel公司提出了MOS型電光調製器，首次將矽基電光調製器速率提高到了Gb/s量級。此後人們又提出了反向偏置的PN結構，消除了載流子擴散效應，將調製速率提高到50Gb/s以上。
目前矽基電光調製器的速率已經不是問題，通過PAM4可以實現100Gb/s以上的調製。現在矽基電光調製器的主要問題是插入損耗大，耦合損耗大。為了解決這一問題，本課題組基於雙向光柵耦合器提出了一種新型的垂直光耦合接口的電光調製器，如圖4所示，主要組成部分包括雙向垂直光柵、模式轉換器、PN結相移器、共面波導行波電極以及光學合束器。當單模光纖被垂直放置於光柵區域中心時，光柵在輸入耦合端接近對稱分束，耦合進入的光以接近1:1的分束比分成兩束分別經過模式轉換進入兩個光學相移臂中。通過對其中一個光學相移臂加電信號進行調製或者對兩臂進行差分調製，便可以實現兩個光學臂中的相對相位在0和π之間跳轉，兩束光波在經過相位的調製後經過光學合束的幹涉作用，便實現了強度調製。和傳統矽基電光調製器相比，該新型調製器無需分束器，光柵在耦合的同時就完成了分束功能，節省了分束器的插入損耗。且該垂直光柵的耦合容差大，有利於調製器和光纖的耦合及低成本的封裝。在諧振波長處，光柵耦合器的分束比對光纖的位置不敏感，始終保持1:1的分束比。分束比對於調製器的性能具有非常大的影響，1:1的分束比確保調製器具有更高的調製深度和消光比。
圖4. 新型垂直光耦合接口電光調製器
圖5為該調製器的25Gb/s眼圖測試，（a）和（b）代表光纖偏離光柵耦合器中心+2μm和-2μm的眼圖，（c）和（d）代表光纖偏離光柵耦合器中心+4μm和-4μm的眼圖。由此可見，該新型光耦合接口調製器具有極大的耦合容差，解決了目前矽基電光調製器耦合容差小、損耗大的缺點，對於實現大規模、低成本的批量封裝和測試，實現產業化應用具有重要意義。
圖5. 調製器在不同耦合偏差時的眼圖測試
2. 矽基光電集成研究進展
CMOS矽發光器件與控制電路單片集成
上述矽基雷射器製作工藝較複雜，無法通過現有的CMOS工藝實現，因此無法和矽基電路單片集成。為了實現單片集成，必須基於CMOS工藝研製片上光源。我們採用標準CMOS工藝率先製作出不同機制、不同結構的矽基發光二極體（LED）以提高器件發光效率。按照光激發方式的不同，研製的CMOS矽基發光器件包括：
（1）PN結髮光器件：基於PN結反向注入原理實現了多種結構矽基發光器件，其發光峰值位於750nm左右的可見光波段，器件工作的擊穿電壓由最初的8.5V（雪崩擊穿）降到1.8V（齊納擊穿）；基於PN正向注入原理，實現了峰值在1130nm左右的近紅外光發射，工作電壓低於2V。此類器件的光功率最高可達0.18μW，較低的工作電壓使得矽LED更適合與典型的CMOS工藝電源電壓共用。
（2）金屬-氧化物-半導體（MIS）結構發光器件：採用0.18μm標準CMOS工藝製做了多晶矽/柵氧/矽構成的MIS結構，該器件在正向偏置和反向狀態下可以產生可將光和近紅外波段的光發射。
（3）肖特基結髮光器件：利用標準CMOS工藝中的金屬矽化物與低摻雜矽可形成肖特基二極體，該器件在反向偏置之下可以發出類似於PN結反向擊穿的可見光，擊穿特性類似於齊納擊穿，光譜範圍較寬，可以拓展到1500nm的近紅外波段。
圖6為通過0.18μm和0.35μmCMOS流片製作的矽發光二極體。巧妙利用CMOS裡面的工藝層，通過版圖和結構方面的優化來實現發光性能穩定的矽發光二極體，該發光二極體可以在室溫下長時間穩定的工作。為了驗證提出的矽發光二極體性能的穩定性，我們通過不同的CMOS工藝研製了不同形狀的LED，結果表明通過不同CMOS工藝研製的環形、十字形、八邊形、條形LED都可以在室溫下穩定發光。
圖6. 採用標準CMOS工藝研製的矽發光二極體
所研製的矽LED為通過標準CMOS工藝實現，因此具有和片上控制電路單片集成的優點，如圖7所示，通過片上開關和存儲單元即可實現LED的動態控制。在單個LED的基礎上，我們研製了32×32動態發光顯示陣列。每個LED發光單元均單片集成了片上控制電路，因此通過片上控制電路可獨立控制每個LED的開關狀態，可實現動態顯示，圖8為動態顯示的「中國」字樣。
圖7. CMOS發光二極體和控制電路單片集成
圖8. 採用標準CMOS工藝研製的矽發光二極體陣列
CMOS光電探測器與接收電路單片集成
CMOS工藝中眾多PN結能夠用來實現光電二極體，包括源/漏-襯底PN結、源/漏-阱PN結、以及阱-襯底PN結。然而，這些PN結光電二極體的空間電荷區很窄。在沒有電場分布的區域裡，光生載流子的緩慢擴散運動限制了這些光電二極體的頻率特性。已經報導的這種簡單結構探測器構成的CMOS探測器的-3dB帶寬都要小於15MHz。為了提高帶寬，我們利用P+注入/N阱/P襯底形成叉子型雙光電探測器結構。N阱區的面積被為探測器的面積，N阱周圍用P+保護環包圍。N阱中，利用P+有源區作為叉指型探測器的陽極區域，這種拓撲圖形有利於形成最大化的PN結耗盡區，從而有利於光生載流子的收集，尤其是在器件表面附近的載流子。N阱電極與探測器反向偏壓相接，一方面可以調節P+-N阱耗盡區的寬度，同時可以使N阱-P襯底反偏，從而達到屏蔽擴散載流子的作用。該結構探測器有效屏蔽光生載流子擴散效應對速率的影響，可以實現Gb/s高速探測。圖9所示為採用0.35μmCMOS工藝流片研製的探測器和前端接收電路單片集成晶片，單片集成了雙光電高速探測器、跨阻放大器、限幅放大器。
圖9. 採用標準CMOS工藝研製的探測器和接收電路單片集成晶片
圖10為該晶片的瞬態響應測試波形，速率為1Gb/s。光源波長為850nm，光源調製信號為1Gb/s正弦波形，探測器探測產生光電流信號，經前端接收電路放大之後輸出和入射光信號一致的波形。
圖10. 單片集成光接收晶片瞬態響應測試
上述單片集成矽光探測器接收機只能探測可見光和近紅外波段，無法探測通訊波段。為了實現1.3μm和1.55μm通訊波段的探測，我們採用石墨烯作為探測器材料。受益於石墨烯材料的零帶隙，石墨烯光電探測器具有超寬的光學帶寬，能夠覆蓋紫外到遠紅外波段，在不同的光通信波段都能工作，這是其他傳統的具有帶隙的半導體材料所無法企及的。受益於石墨烯超高的載流子遷移率，石墨烯光電探測器具有超高的電學帶寬，理論可達500GHz，有潛力超過目前速率最快的Ⅲ-Ⅴ族光電探測器。且石墨烯光電探測器的製作工藝和矽基集成電路中CMOS工藝兼容，因此可以將石墨烯光電探測器和CMOS前端接收電路單片集成，實現單片集成光接收機功能，實現光電子器件和微電子器件的優勢互補，解決現有光接收機中混合集成方案的成本高、難以批量生產、體積大等問題。
為了實現單片集成石墨烯光接收晶片，我們提出了CMOS後工藝集成方案。即將石墨烯光電探測器製備到提前設計、流片後的光接收機前端CMOS電路晶片表面。將石墨烯光電探測器製備到接收電路晶片表面，利用片上跨阻放大器實現石墨烯光電探測器光電流信號的放大和處理。這種基於石墨烯的三維集成光接收機晶片能夠繼承石墨烯光電探測器的優點，同時有效彌補其缺點，有效減小混合集成方案中不可避免的寄生效應和成本，有潛力實現低成本、高性能的光接收機晶片，從而被大範圍應用於光通信系統中。
三維集成光接收機晶片結構示意圖如圖11所示，石墨烯光電探測器構成光電子層，矽集成電路（integratedcircuit，IC）晶片構成微電子層，實現光電子層和微電子層的三維集成。石墨烯探測器為簡單的金屬-石墨烯-金屬（MGM）結構，將單模光纖對準探測器有源區，能夠實現對光纖中光信號的探測。探測器輸出的光電流信號，通過互連線傳輸到底層IC晶片的輸入端。這裡的矽IC晶片能夠實現對微弱光電流的放大，並轉換成電壓信號輸出。
圖11. 石墨烯光電探測器和電路單片集成光接收晶片
圖12為石墨烯光電探測器表徵，圖12（a）和圖12（b）分別為石墨烯在平坦的標準300nm氧化矽片表面和氮化矽表面（即IC晶片表面）的拉曼光譜。由拉曼光譜可知氮化矽表面未對石墨烯造成明顯的損傷。圖12（c）為石墨烯探測器SEM圖，溝道中顏色較深的為石墨烯。圖12（d）給出了石墨烯和氮化矽邊界處的原子力顯微圖（AFM），結果表明氮化矽的粗糙度為1.8nm，覆蓋石墨烯後的粗糙度下降為1.6nm。粗糙度的降低表明了石墨烯優良的力學性能。圖13為單片集成石墨烯光接收晶片瞬態響應測試，光源為1.55μm通訊波段，黑色波形為石墨烯探測器輸出信號，紅色波形為經過底層電路放大後的輸出信號，底層集成電路具有明顯的放大作用，有效提高了信號擺幅。
圖12. 石墨烯光電探測器表徵
矽基微環濾波器與溫控電路單片集成
矽基微環濾波器是矽基光電子中重要的一個器件，具有很多優點，包括體積小，集成度高、功耗低，還可以利用其非線性效應實現在頻率變換處理等微波領域的應用。矽基微環濾波器的最大缺點是對溫度非常敏感，實際使用時需要對微環的工作溫度進行精確的熱調諧，因此極大限制了其大規模應用。為了解決這一缺點，我們將微環濾波器和CMOS電路單片集成，通過片上溫控電路來自動調諧微環濾波器的溫度，從而解決微環濾波器對環境溫度敏感的缺點。
圖13. 單片集成石墨烯光接收晶片瞬態響應測試
圖14為矽基微環濾波器與溫控電路單片集成示意圖，底層為事先設計的溫控電路，通過CMOS工藝流片實現；頂層為微環濾波器，通過CMOS後工藝製作在該IC晶片的表面。該三維集成晶片製作流程為：首先在IC裸晶片表面澱積二氧化矽，其厚度在微米量級以提供有效的隔離；然後採用CMP技術對二氧化矽表面進行平坦化；接著澱積氮化矽，通過ICP刻蝕技術完成包括氮化矽波導器件的製作；最後，澱積頂層的二氧化矽形成上包層，光刻並刻蝕PAD窗口。圖15為單片集成矽基微環濾波器晶片照片，圖15（a）為通過CSMC1μmCMOS工藝流片的晶片照片，該晶片具有溫度傳感和控制功能。圖15（b）為在該IC晶片表面製作完氮化矽微環濾波器的照片。圖16為單片集成矽基微環濾波器光譜響應特性測試，圖16（a）和圖16（b）分別為非溫控狀態和溫控狀態下濾波器的傳輸譜，其中插圖為單個諧振峰的局部放大圖。由圖16（a）可看出，當環境溫度從30℃變化到65℃時，微環濾波器中心波長發生了明顯漂移。由圖16（b）可看出，溫控狀態下，濾波器中心波長在寬溫度範圍內保持穩定，環境溫度不會改變濾波器中心波長。濾波器的自由頻譜寬度約5.9nm，品質因子約為12000，消光比為9.5dB。對比16（a）和16（b）可知，外界環境溫度由30℃變化到65℃時，在無溫控狀態下，諧振峰發生\了明顯的位移；在溫控狀態下，諧振峰幾乎未發生變化，說明溫控濾波器晶片的底層CMOS溫控電路很好地實現了對微環濾波器工作溫度的控制，克服了濾波器諧振峰對環境溫度敏感的缺點，實現了超寬的工作溫度範圍。
圖14. 矽基微環濾波器與溫控電路單片集成
圖15. 單片集成矽基微環濾波器晶片照片
圖16. 單片集成矽基微環濾波器光譜響應特性測試
單片集成矽光收發晶片
矽基光電子具有和CMOS工藝兼容的優點，在標準CMOS工藝基礎上進行少量定製化的改進即可實現矽基光電子和微電子的大規模單片集成。Luxtera是業界最早從事矽基光電子和微電子研發的公司，最早實現了矽基單片光電集成晶片在高速光通信領域的應用。Luxtera和Freescale合作，對130nm SOI CMOS工藝線進行了改進，並且開發了光電子與微電子集成工藝庫及器件模型，對改進後的SOI CMOS工藝製作的光電子器件和微電子器件的性能進行了測試驗證和建模。有了工藝庫和模型庫的支持，即可在統一的集成電路設計環境中進行光電子器件和微電子器件的協同設計，真正實現光電子器件和微電子器件的單片集成。圖17是Luxtera推出的世界上首款單片集成矽光收發晶片照片，具有極高的集成度，單片集成了光調製器、光探測器、光柵耦合器、波分復用/解復用器、驅動電路、接收電路，可以實現100Gb/s高速光收發功能。Luxtera憑藉其在矽基光電集成領域出色的成果，於2018年12月被Cisco收購。
圖17. Luxtera公司研製的單片集成矽光收發晶片
加州大學伯克利分校和麻省理工大學團隊基於45nm SOI CMOS工藝研製了單片集成矽光收發晶片，實現了微電子（包括處理器、存儲器共7千萬個電晶體）和光電子（包括電光調製器、光電探測器、光柵耦合器共850個器件）單片集成，可實現晶片間高速光互連。晶片的截面示意圖如圖18所示，SOI襯底的頂層矽厚度只有100nm，埋氧層厚度不到200nm，因此頂層矽波導中的光會洩露到襯底。為了減小波導損耗，需要將波導對應的底層襯底矽進行局部刻蝕，確保光場被限制在頂層矽波導中。襯底局部刻蝕之後的矽波導損耗和光柵耦合器損耗分別降低至4.3dB/cm和1.2dB/cm，達到了常見的2μm埋氧層、220nm厚度頂層矽波導的水平。晶片照片如圖19所示，光收發機提供了該晶片高速光信號接口，通過引入片外光源，可以實現晶片間高速光互連，首次實現處理器和存儲器之間2.5Gb/s光互連。該晶片的處理器和存儲器上均單片集成了光發射機和光接收機，其中光發射機由光調製器、光柵耦合器、驅動電路組成，光接收機由光探測器、光柵耦合器、接收電路組成。
圖18. 加州大學伯克利分校研製的單片集成矽光收發晶片截面示意圖
圖19. 加州大學伯克利分校研製的單片集成矽光收發晶片照片
2018年，該團隊在Nature上又報導了另一款單片集成矽光收發晶片，該晶片不再採用成本較高的SOICMOS工藝，而是採用了成本更低、更常見的體矽CMOS工藝，代表了目前光電集成最好的水平。晶片的截面示意圖如圖20所示，為了實現光電子和微電子的單片集成，需要對CMOS工藝做一些改進，增加一些工藝步驟，比如用來做隔離的氧化矽厚度增加到1.5μm，標準的CMOS工藝中STI淺溝隔離的氧化矽厚度遠遠小於1.5μm。另外需要澱積多晶矽厚度達到220nm，而標準的CMOS工藝中的電晶體柵極多晶矽的厚度也要遠遠小於這個值。前端CMOS工藝的改變，可能會影響微電子器件的性能，這需要微電子領域專家和光電子領域專家的協同合作。這也是目前我國矽基光電集成領域亟待解決的問題，矽基光電子需要和矽基微電子越來越緊密的融合，而現狀卻是國內尚無可實現矽基光電集成晶片流片的CMOS工藝平臺，現有的CMOS工藝平臺尚無為了實現矽基光電子和微電子集成而進行工藝改進的意願和能力。圖21是該團隊在65nm CMOS工藝平臺上流片研製的12寸光電集成晶片中一個光收發通道的照片。該光電集成晶片的最小重複單元是26mm×32mm，4路波分復用解復用的晶片面積是4.8mm×5mm，集成了幾百萬個電晶體和幾千個光電子器件，包括基於微環的光調製器、光電探測器、光柵耦合器、波分復用器、驅動電路、接收電路等。
3. 矽光在智能領域的應用
矽光集成晶片除了可用於上述光通信領域以外，在智能領域也有重要應用。利用光電子器件和神經元遵從的動力學數學同構性，能夠用矽基光電子器件的行為模擬神經元行為，實現基於矽光的類腦器件和神經形態類腦晶片。美國MIT大學實現了深度學習矽光神經網絡晶片，可以實現元音字母的識別。該光學神經網絡晶片包含56個可編程的MZI相移單位，利用熱光效應實現對信號的加權延時，非線性閾值部分採用電腦模擬實現，拓撲連接是一個4輸入4輸出，含一個隱藏層的前饋網絡。光學神經網絡晶片的識別率為76.7%，64位傳統計算機的識別率為91.7%，通過提高光電器件性能、增加集成度，可以進一步提高識別率。該矽光神經網絡晶片的優勢在於計算速度和能量效率，計算速度比計算機快2個數量級，能量效率提高5個數量級。美國普林斯頓大學利用微環濾波器和MZI調製器實現小型光學神經網絡，實現2輸入1輸出的循環神經網絡和4輸入3輸出的循環神經網絡，實現解含延時和非延時微分方程，在人工智慧中有重要應用。Feldmann等採用微環和相變材料結合的結構構建了片上集成的全光神經網絡，整體架構採用波分復用的思想，主要利用相變材料的非線性相變特性，實現神經元非線性閾值輸出的功能。突觸權重部分採用波導和相變材料結合的結構實現，主要利用相變材料的非易失相變特性，實現對權重維持，從而進一步降低功耗。最終實現了單個神經元的監督學習和非監督學習，實現單個和多個神經元對不同輸入模式、字母和數字的識別。目前，國際上基於矽光的神經形態類腦晶片正在往更高集成度、更低功耗、更高性能方向發展。
圖20. 麻省理工大學研製的單片集成矽光收發晶片截面示意圖
圖21. 麻省理工大學研製的單片集成矽光收發晶片照片
4. 總結和展望
光電子和微電子集成的源動力既來自於微電子的發展需求，也來自於光電子的發展需求。對於微電子而言，深亞微米下電互連存在嚴重的延時和功耗問題，迫切需要引入光電子，利用光互連解決電互連的問題。對於光電子而言，需要藉助成熟的微電子加工工藝平臺，實現大規模、高集成度、高成品率、低成本的批量化生產。
矽基光電子具有和成熟的CMOS微電子工藝兼容的優勢，是實現光電子和微電子集成的最佳方案。隨著矽基光電子技術的成熟，以及微電子技術在後摩爾時代的橫向擴展，矽基光電子將會和微電子大規模單片集成。集成度更高、性能更好、成本更低的矽基光電集成晶片將會湧現，並廣泛用於通信、傳感、智能等領域。