微電子所在新型矽基環柵納米線MOS器件研究中取得進展

　　近日，中國科學院微電子研究所集成電路先導工藝研發中心在面向5納米以下技術代的新型矽基環柵納米線（Gate-all-around silicon nanowire，GAA SiNW）MOS器件的結構和製造方法研究中取得新進展。

　　5納米以下集成電路技術中現有的FinFET器件結構面臨諸多挑戰。環柵納米線器件由於具有更好的溝道靜電完整性、漏電流控制和載流子一維彈道輸運等優勢，被認為是未來可能取代FinFET的關鍵架構之一。近年來，將理想環柵納米線結構和主流FinFET工藝結合發展下一代集成技術已成為集成電路深入發展的研發關鍵熱點之一。如圖1所示，目前國際報導的基於主流高k金屬柵FinFET製造工藝形成堆疊納米線器件的研發有兩種不同方案：堆疊納米線（SNW，IMEC）和堆疊納米片（Nanosheet，IBM）技術。上述方案都需要在普通矽襯底上外延生長高質量的多層GeSi/Si結構，並在高k金屬柵取代柵工藝中選擇腐蝕GeSi或Si，最終在溝道中選擇形成堆疊納米線而在源漏中保持Fin結構。該技術在集成電路大規模製造中存在許多潛在的挑戰: 鬚生長高質量、接近體矽質量無缺陷的多層GeSi/Si外延層；由於Ge元素在最前道集成步驟中引入，給後繼工藝帶來較低的工藝溫度窗口限制以及較多的Ge原子沾汙機會。

　　針對上述納米線電晶體架構在集成電路發展應用中所面臨的難題，微電子所研究員殷華湘帶領的團隊提出在主流矽基FinFET集成工藝基礎上，通過高級刻蝕技術形成體矽絕緣矽Fin和高k金屬柵取代柵工藝中選擇腐蝕SiO₂相結合，最終形成全隔離矽基環柵納米線MOS器件的新方法。並在取代柵中絕緣矽Fin釋放之後，採用氧化和氫氣退火兩種工藝分別將隔離的「多邊形矽Fin」轉化成「倒水滴形」和「圓形」兩種納米線結構。由於在該方法中，納米線溝道由單晶矽襯底製作形成，導電溝道中材料晶格缺陷更少、界面質量更高。兩種高k金屬環柵納米線電晶體都表現出很好的器件特性，其中通過氧化製備的「倒水滴形」環柵納米線電晶體在16nm物理柵長（對應5nm及以下技術代）下，獲得器件亞閾值特性SS = 61.86 mV/dec 和DIBL = 6.5 mV/V，電流開關比大於1E8。SS和DIBL十分接近MOSFET的理論極限數值（60mV/dec和0 mV/V），遠超以往同類工藝製造的FinFET性能參數，也達到目前同類器件所報導的最高水平。同時，該類器件結構也可以通過同樣的方法在多步刻蝕和取代柵工藝中製作成多層堆疊納米線，該項研究工作正在進行中。這種不同於現有國際報導的製造方法具有完全自主智慧財產權，可為未來我國集成電路下一代關鍵技術的創新發展提供核心器件架構和製造工藝開發的多樣選擇。該工作以《通過一種先進工藝形成具有優異短溝道控制能力的新型p型環柵納米線場效應電晶體》為題發表在國際微電子器件期刊《IEEE電子器件快報》上（IEEE Electron Device Letters，DOI: 10.1109/LED.2018.2807389），並被選為該期期刊首篇論文。

　　該項研究得到國家科技重大專項02專項和國家重點研發計劃等項目的資助。

 

圖1. 集成電路核心MOS器件結構發展趨勢 

 

圖2. 研製的全隔離矽基環柵納米線MOSFET結構與電學特性 

　　近日，中國科學院微電子研究所集成電路先導工藝研發中心在面向5納米以下技術代的新型矽基環柵納米線（Gate-all-around silicon nanowire，GAA SiNW）MOS器件的結構和製造方法研究中取得新進展。
　　5納米以下集成電路技術中現有的FinFET器件結構面臨諸多挑戰。環柵納米線器件由於具有更好的溝道靜電完整性、漏電流控制和載流子一維彈道輸運等優勢，被認為是未來可能取代FinFET的關鍵架構之一。近年來，將理想環柵納米線結構和主流FinFET工藝結合發展下一代集成技術已成為集成電路深入發展的研發關鍵熱點之一。如圖1所示，目前國際報導的基於主流高k金屬柵FinFET製造工藝形成堆疊納米線器件的研發有兩種不同方案：堆疊納米線（SNW，IMEC）和堆疊納米片（Nanosheet，IBM）技術。上述方案都需要在普通矽襯底上外延生長高質量的多層GeSi/Si結構，並在高k金屬柵取代柵工藝中選擇腐蝕GeSi或Si，最終在溝道中選擇形成堆疊納米線而在源漏中保持Fin結構。該技術在集成電路大規模製造中存在許多潛在的挑戰: 鬚生長高質量、接近體矽質量無缺陷的多層GeSi/Si外延層；由於Ge元素在最前道集成步驟中引入，給後繼工藝帶來較低的工藝溫度窗口限制以及較多的Ge原子沾汙機會。
　　針對上述納米線電晶體架構在集成電路發展應用中所面臨的難題，微電子所研究員殷華湘帶領的團隊提出在主流矽基FinFET集成工藝基礎上，通過高級刻蝕技術形成體矽絕緣矽Fin和高k金屬柵取代柵工藝中選擇腐蝕SiO2相結合，最終形成全隔離矽基環柵納米線MOS器件的新方法。並在取代柵中絕緣矽Fin釋放之後，採用氧化和氫氣退火兩種工藝分別將隔離的「多邊形矽Fin」轉化成「倒水滴形」和「圓形」兩種納米線結構。由於在該方法中，納米線溝道由單晶矽襯底製作形成，導電溝道中材料晶格缺陷更少、界面質量更高。兩種高k金屬環柵納米線電晶體都表現出很好的器件特性，其中通過氧化製備的「倒水滴形」環柵納米線電晶體在16nm物理柵長（對應5nm及以下技術代）下，獲得器件亞閾值特性SS = 61.86 mV/dec 和DIBL = 6.5 mV/V，電流開關比大於1E8。SS和DIBL十分接近MOSFET的理論極限數值（60mV/dec和0 mV/V），遠超以往同類工藝製造的FinFET性能參數，也達到目前同類器件所報導的最高水平。同時，該類器件結構也可以通過同樣的方法在多步刻蝕和取代柵工藝中製作成多層堆疊納米線，該項研究工作正在進行中。這種不同於現有國際報導的製造方法具有完全自主智慧財產權，可為未來我國集成電路下一代關鍵技術的創新發展提供核心器件架構和製造工藝開發的多樣選擇。該工作以《通過一種先進工藝形成具有優異短溝道控制能力的新型p型環柵納米線場效應電晶體》為題發表在國際微電子器件期刊《IEEE電子器件快報》上（IEEE Electron Device Letters，DOI: 10.1109/LED.2018.2807389），並被選為該期期刊首篇論文。
　　該項研究得到國家科技重大專項02專項和國家重點研發計劃等項目的資助。
 
圖1. 集成電路核心MOS器件結構發展趨勢 
 
圖2. 研製的全隔離矽基環柵納米線MOSFET結構與電學特性