CMOS射頻集成電路片上電感的模型介紹

2021-01-07 網易

2020-12-30 06:03:41 來源: 李晟歷史站

舉報

  背景

  片上電感仍然存在於毫米波CMOS電路中,因為通常使用電感的千兆赫茲(GHz)電路仍是構成毫米波系統的一部分。 因此,RFIC工程師首先要仔細研究的無源元件是CMOS片上電感。 該組件用於收發信機的低千兆赫茲(GHz)部分,通常用於模擬RFIC設計中。 在收發信機的設計中,需要精確的有源和無源模型來預測電路的實際性能。 片上電感由於矽的高導電性而存在襯底損耗。 這種損耗必須通過使用模擬和定性表達式的詳細分析方式來準確地建模。 特別是,通過基於電氣等效電路模型的分析,對于澄清決定電感性能的因素是非常有用的。

  片上電感中的物理現象

  為了評估電感的性能,簡單而準確的電感建模來解釋物理現象是必不可少的;在RFIC的設計中,片上電感要考慮到的主要物理現象如下:

  已有的電感模型

  

  圖1、表示片上電感的現有模型的一般類型;(a)考慮趨膚效應和接近效應的π模型(B)具有單獨網絡的渦流π模型

  我們將會簡要介紹現有的等效電路電感模型。 圖1(a)顯示了單π模型考慮趨膚和鄰近效應。 在此模型中,附加電感LSK 和電阻RSK 與電阻Rs平行連接以模擬趨膚和鄰近效應。 圖1(b)考慮了渦流( eddy currents), 在這個模型中從走線網絡中分離出來的襯底基板網絡來模擬渦流效應。

  這兩個等效電路都是基於π型模型的,如圖2(a)所示,其中,端子之間Y21 由圖1(中的參數Ls,Rs,RSK,LSK和Cs 等來確定的。 在π型模型中,根據趨膚和鄰近效應的影響走線電阻會隨頻率的增加 而增加, 是 作為 Re(-1/Y21)的參數來表徵的, 並且被命名為等效終端電阻(ETR,equivalent terminal resistance)。 然而,如圖2(b)所示,根據電感的測量計算到的ETR,開始隨著 頻率的增加而減小。

  

  圖2、單π模型特性;(A)π型模型的原理框圖;(B)通過對π模型的測量和仿真得到的Re(1/Y21)結果的比較

  一個試圖解釋ETR隨著頻率的增加而減小的現象的嘗試是圖3中的雙π模型。 它先假定分布特徵。 然而,雙π模型在諧振頻率以上有一個奇異點。 在這一個點阻抗的預測值太低, 因此,它不能完全解釋這種物理現象,特別是在低電阻率襯底的情況下。圖4(a)和(b)中的模型與上述模型一樣有類似的變化。

  

  圖3、擴展了的雙π電感模型

  

  圖4、其它的片上電感模型

  圖4(a)中的模型使用Reddy 和Leddy 環來估計的金屬線圈的電流擁擠效應。 該模型基於雙π拓撲結構。 圖4(b)中的模型模擬基板電阻,但不考慮由於渦流耦合而使電感降低的效應。 該模型是基於有效的單π 模型推導出來的。

  襯底耦合模型包括如圖5所示的基板網絡對渦流進行建模。 該模型可以考慮電流流過低阻襯底時在垂直和水平方向上產生的損耗。 這是一個改進的單π模型,因為在高頻上能進行精確的ETR預測,另外它在參數提取方面比更先進的兩π模型更簡單,並且沒有奇異點。 圖6說明了基板耦合模型與其他模型之間的比較。

  

  圖5、基於襯底現象的電感等效電路模型

  

  圖6、具有襯底網絡的襯底耦合電感模型比其他現有模型具有明顯的優勢

  後面我們將通過解釋片上電感的物理現象來更詳細地描述基板耦合模型。 然後將仿真和測量結果進行比較,驗證了該模型的正確性。 襯底渦流在片上電感線圈下的影響經常被研究,並進行數值模擬。 然而,對於這種渦流對電阻和電感的影響沒有精確模型的封閉形式的數學表達式,因為它是工藝參數和幾何形狀的複雜函數,因此後面我們將描述用數據擬合方程實現模型的方法,這些方程可以隨幾何形狀擴展。 最後,我們將通過VCO和LNA的例子來研究模型精度對性能評估的影響。

特別聲明:以上內容(如有圖片或視頻亦包括在內)為自媒體平臺「網易號」用戶上傳並發布,本平臺僅提供信息存儲服務。

Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.

相關焦點

  • 單片微波集成電路(MMIC)設計中的電感、電阻和過孔仿真模型
    (MMIC)設計中的電感仿真模型  螺旋繞線( spiral-track)電感器的集總元件等效電路模型如圖1所示,該圖也顯示出了參考平面的原理示意圖。  堆疊螺旋的模型拓撲與單層螺旋電感的模型拓撲相同,並且繞線軌道的更緊密耦合將會顯著地增加了寄生反饋電容。因此,與等效單層螺旋電感相比,其諧振頻率降低了,並且因為反饋電容大得多,所以其等效電路模型現在能很好地適合於高於諧振頻率的頻率範圍。
  • 基於SiGe HBT的射頻有源電感設計
    電感在射頻單片集成電路中具有重要作用,主要具備阻抗轉換、諧振、反饋、濾波等功能。隨著無線通信技術的迅速發展,電子產品越來越向高速化、微型化,便攜化方向發展。由於無源電感佔據了射頻集成電路大部分的晶片面積,所以如何減小片上無源電感的面積成為現在人們亟待解決的難題。研究得比較多的集成電感的主要是金屬互連線電感,但其具有佔有晶片面積大、品質因數Q低等缺點。
  • 電巢學堂:詳解射頻電路中的電阻,電容和電感
    電阻,電容和電感是電子線路中最常用的元器件,在低頻電子線路或者直流電路中,這些元器件的特性很一致。但是在射頻電路中又會是什麼情況呢?今天我們就雷振亞老師的《微波工程導論》一書的介紹,繼續學習射頻電路基礎中的基礎。
  • 採用射頻CMOS工藝技術實現肖特基二極體的設計
    目前,CMOS工藝是數字集成電路設計的主要工藝選擇,對於模擬與射頻集成電路來說,選擇的途徑有多種,例如Si雙極工藝、GaAs工藝、CMOS工藝等,在設計中,性能、價格是主要的參考依據。除此以外,工藝的成熟度及集成度也是重要的考慮範疇。 1.概述 對於射頻集成電路而言,產品的設計周期與上市時間的縮短都是依賴仿真精確預測電路性能的設計環境的功能。
  • 微波混合集成電路射頻裸晶片的應用設計和封裝方法介紹
    微波混合集成電路射頻裸晶片的應用設計和封裝方法介紹 蒯永清,董昌慧, 發表於 2020-07-06 12:49:32 引 言 作為雷達的核心部件,微波混合集成電路中,為保證電路損耗小和寄生參數低等原因
  • 硬體設計:電容電感磁珠總結
    每10片左右集成電路要加一片充放電電容,或1個蓄能電容,可選10μF左右14.1、退藕電容的一般配置原則1. 電源輸入端跨接10 ~100uf的電解電容器。如有可能,接100uf以上的更好。2.為減小集成電路晶片電源上的電壓瞬時過衝,應該為集成電路晶片添加去耦電容。這可以有效去除電源上的毛刺的影響並減少在印製板上的電源環路的輻射。  當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時,其平滑毛刺的效果最好。這就是為什麼有一些器件插座上帶有去耦電容,而有的器件要求去耦電容距器件的距離要足夠的小。
  • 全文︱福州大學陳為團隊:片上電源用高頻薄膜磁微電感研究綜述
    片上電源(PwrSoC)系統在這方面具有廣闊的應用前景,其中處理高頻功率的薄膜磁微電感技術的突破是促進其進一步發展和推廣應用的關鍵。福州大學電氣工程與自動化學院的研究人員陳為、楊仕軍,在2019年第24期《電工技術學報》上撰文,重點介紹和分析薄膜磁微電感技術在國內外的研究現狀,主要包括磁性薄膜材料、製作工藝和電感結構三個方面。
  • 以有源電感為負載的CMOS寬帶LNA設計
    關鍵詞:有源電感,CMOS,寬帶低噪聲放大器 一、前言:隨著RF通信系統市場的增長,越來越多的RF器件用MOS工藝實現,包括電感和電容。就電感而言,目前的多數研究集中於片上無源電感的實現和建模。無源電感大多用來獲得較好的匹配和功率增益[1],儘管通過使用立體電感或是微機電工藝可以克服片上無源電感的低Q等缺點,卻無法解決其佔用面積過大的缺點。在低噪聲放大器中,一個1~2nH的電感所佔用的面積可能超過其餘全部有源器件所佔面積之和。而且,一個良好片上無源電感的實現常常要求一些特殊工藝,難以與主流的數字MOS工藝兼容。
  • 集成電路的分類及應用特點及優勢介紹
    打開APP 集成電路的分類及應用特點及優勢介紹 發表於 2019-07-12 15:29:49 採用一定的工藝,把一個電路中所需的電晶體、電阻、電容和電感等元件及布線互連一起,製作在一小塊或幾小塊半導體晶片或介質基片上,然後封裝在一個管殼內,成為具有所需電路功能的微型結構;其中所有元件在結構上已組成一個整體,使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步,它在電路中用字母「IC」表示。當今半導體工業大多數應用的是基於矽的集成電路。
  • 基於射頻收發機規格書,介紹射頻接收埠差分匹配電路計算方法
    0 引言 接收靈敏度是GSM手機射頻性能的重要指標,匹配電路的調整是優化接收靈敏度的主要方法。常見的GSM手機射頻接收電路如圖1所示,需要調整的匹配電路主要有兩部份, 一部份是單端匹配電路, 是調整SAWFilter單端輸入埠至天線埠路徑的阻抗到50歐姆;另一部份是差分匹配電路,是調整差分路徑的阻抗滿足SAW Filter負載阻抗的要求。一般大家都比較熟悉單端匹配電路的調試方法,本文介紹的是如何根據SAWFilter和RF Transceiver規格書的要求來計算差分匹配電路的值。
  • cmos和ccd的區別 cmos和ccd如何區分
    cmos是Complementary Metal Oxide Semiconductor的縮寫,指的是製造大規模集成電路晶片用的一種技術或用這種技術製造出來的晶片。而常見的感光元件還有CCD,cmos和ccd的區別在哪裡呢?和小編一起來看看吧!
  • 麥捷科技一體電感及射頻濾波器現有產能接近滿產滿銷
    集微網消息,12月29日晚間,麥捷科技在互動平臺表示,公司一體電感及射頻濾波器現有產線的產能利用率和產銷率較高,接近滿產滿銷,在手訂單及意向性訂單也較為充足。據了解,麥捷科技從事磁性元器件、射頻元器件等新型電子元器件和LCM顯示模組器件的研產銷,主要產品包括電感、LTCC射頻元器件、SAW射頻元器件、電感變壓器和LCM產品。
  • 基於Ansoft Designer的射頻功放電路阻抗匹配優化
    運用Ansoft designer對射頻功放電路進行了阻抗匹配優化設計,並對電路進行了仿真分析。仿真結果表明射頻功放電路的增益得到了明顯的提高,反射係數得到了顯著的改善,達到了阻抗匹配優化設計的目的。  關鍵詞: Ansoft Designer; 射頻功率放大電路; 微帶傳輸線; 阻抗匹配網絡; 計算機仿真   近年來,無線通信的蓬勃發展,極大地推動了射頻集成電路的設計與研究。
  • 什麼是射頻?未來射頻的發展方向
    我將會對下面幾個方面進行介紹:現在射頻晶片全球的市場規模、國內國外一些射頻廠的市場佔有率如何、我們的機會在哪裡。 一、什麼是射頻? 射頻晶片是一個比較專業的方向,相對於整個半導體設計是一個很小的技術方向。要總結一下中國企業在什麼樣的路上,尤其是射頻的方向非常難。這條道路雖然崎嶇、艱難,但我相信一定是一條越走越寬的光明之路。
  • 標準CMOS工藝集成肖特基二極體設計與實現
    集成電路來說,選擇的途徑有多種,例如Si雙極工藝、GaAs工藝、CMOS工藝等,在設計中,性能、價格是主要的參考依據。與模擬技術,器件模型決定了仿真的精度。採用CMOS工藝,在射頻集成電路上的應用時間還補償,也使得在一些模型方面還不完善。
  • 什麼叫集成電路_集成電路晶片種類及作用
    集成電路介紹   集成電路(integrated circuit)是一種微型電子器件或部件。採用一定的工藝,把一個電路中所需的電晶體、電阻、電容和電感等元件及布線互連一起,製作在一小塊或幾小塊半導體晶片或介質基片上,然後封裝在一個管殼內,成為具有所需電路功能的微型結構;其中所有元件在結構上已組成一個整體,使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。它在電路中用字母「IC」表示。
  • 關於RFID電感耦合方式的射頻前端工作原理,你了解嗎?
    其實RFID的兩種組件是通過天線進行通信,採用電感耦合的方式進行,接下來我們一起看一看關於RFID電感耦合方式的射頻前端工作原理!總結要點(1)了解線圈的電感和互感的概念。(2)了解串並聯諧振電路的概念。(3)RFID讀寫器的射頻前端採用串聯諧振電路。
  • 射頻電路設計中電感的一些重要參數
    前幾天本站發表了一篇「電感Q值對射頻巴倫(Balun)的影響」的文章,裡面降到了射頻電路設計中電感的重要性。其實回想很多產品設計過程中,越是基礎的問題,就越是值得引起注意,所以 筆者打算與讀者分享本文。
  • 麥捷科技:一體電感及射頻濾波器產品接近滿產滿銷
    麥捷科技:一體電感及射頻濾波器產品接近滿產滿銷 2020年12月31日來源:中國證券報·中證網 提要:日前,麥捷科技在互動平臺回答投資者提問時表示,公司一體電感及射頻濾波器現有產線的產能利用率和產銷率較高,接近滿產滿銷,在手訂單及意向性訂單也較為充足。
  • cmos帶隙基準電壓源設計
    帶隙的主要作用是在集成電路中提供穩定的參考電壓或參考電流,這就要求基準對電源電壓的變化和溫度的變化不敏感。   帶隙基準技術基本原理   基準電壓源已成為大規模、超大規模集成電路和幾乎所有數字模擬系統中不可缺少的基本電路模塊。基準電壓源可廣泛應用於高精度比較器、A/D和D/A轉換器、隨機動態存儲器、快閃記憶體以及系統集成晶片中。