泛林半導體:下一代晶片在堆疊、微縮和檢驗方面的挑戰

2020-11-22 儀器信息網

泛林集團首席技術官Rick Gottscho博士接受了行業媒體Semiconductor Engineering (SE)的專訪，分享他對於存儲和設備微縮，新市場需求，以及由成本、新技術和機器學習應用所推動的生產變革方面的看法。以下節選自採訪原文。

泛林集團首席技術官Rick Gottscho博士

Q1: 我們終於迎來了EUV光刻工藝時代，放眼所有這些工藝節點，您如何看待它們？您是否看到了市場對3nm節點的趨之若鶩？

Rick Gottscho：當然，5nm工藝比7nm要困難許多，3nm工藝的難度就更大了。我認為現在市場對7nm工藝的需求還很強勁，對5nm工藝的需求也將會很強勁。一些節點由於沒有帶來足夠的收益而曇花一現，我們客戶的客戶可能在尋找下一個節點並暫時觀望。我們很難斷言哪個節點將成為「殺手鐧」、哪個會是曇花一現，但對先進器件的持續性需求仍然是大勢所趨。其中，大部分需求是由人工智慧中的大數據活動來驅動的，這讓我們必須處理大量信息。高速處理器、密集處理器和存儲就顯得至關重要。

Q2: 現在有很多不同的存儲技術進入市場，這會產生什麼影響？

Rick Gottscho：很顯然，DRAM的微縮越來越困難。我們預計DRAM仍會有三代發展前景，但每一代的成本和性能優勢都在減弱，這一空缺需要填補。因此，介於NAND和DRAM之間的存儲級內存空間便應運而生，PCRAM（相變存儲器）或XPoint存儲填補了部分空缺，但並非全部。PCRAM或XPoint還可以創造新的終端產品，為市場增長開闢傳統NAND和DRAM難以企及的新途徑。我們認為，替代DRAM的解決方案將不止一種，可能會有三至四種新形態共同填補這一空間，對DRAM市場進行替代或部分替代。我們相信，無論由什麼來填補解決方案空間，它都會涉及到3D架構。

Q3: 泛林集團在這之中能夠發揮什麼樣的作用？

Rick Gottscho：我們提供的設備能夠處理高深寬比結構，不僅僅是垂直結構，還包括水平—垂直組合結構。具體而言是由內而外的處理模式，和現今鎢材料處理模式一樣，先將氧化物/氮化物(ONON)或氧化物/多晶矽(OPOP)等材料堆疊組合起來，再通過該組合實現對高深寬比結構的蝕刻。我們認為，由2D NAND轉向3D NAND的解決方案將廣泛適用於所有新存儲類型。引入新的材料肯定會提高複雜性，尤其是像MRAM堆棧這種結構，除了複雜以外工藝要求也高，很難進行垂直蝕刻。因此，任何高密度的獨立MRAM至今沒有出現，都是被嵌入到邏輯中，這是材料特性導致的結果。

Q4: 達到192/196層之後，3D NAND的發展會變慢嗎？

Rick Gottscho：我們很看好3D NAND的前景，在這個領域的主要挑戰有兩個。一是隨著沉積層數的提升，薄膜應力會持續累積，最終導致晶圓翹曲並使圖案變形，因此雙層或三層結構的解決方案中，對齊將成為一個很大的挑戰。我們推出的一種新產品能從背面進行沉積從而抵消晶片正面的應力。此外，我們還推出了能降低薄膜固有應力的方案。儘管這些產品和方案有助於防止晶片翹曲，但它們並不能阻止模內和面內變形，有時甚至會加重這種變形，因為它們會讓晶片承受不同方向的壓力，致使晶片就像被鉗子夾住一樣，變得更「平」。所有這些壓力最終會影響到圖形的準確性，所以我們要同時從外部應力和內應力兩個角度來解決這個問題。

Q5: 有了3D NAND，每個節點的位密度都增大了，每個單元也有更多的位。對此，市場需求是否充足？

Rick Gottscho：從長期來看需求十分強勁。在數據及其生成和存儲領域，呈現出爆發式增長。所有這些用於挖掘數據的應用都會為新應用提供更多數據，因此對數據的需求是無止境的，並需要永久存儲數據。你沒有理由不能挖掘10年前獲取的數據並從中提取價值，前提是這些數據的存儲方式便於提取。如果考慮4位和5位單元，泛林集團在這方面做得非常成功。你真的在把電流/電壓特性數位化。分割I/V曲線的精確度取決於這個器件是否與其相鄰或位於其上的器件看起來一模一樣。因此，如果存儲孔刻蝕不夠均勻，那麼每個器件都會與所在陣列的其他器件有些許不同，你就需要進行大量的誤差校正，使得「這個」器件與「那個」器件的相似度差距在4或5位範圍內。在打造3D NAND結構方面，除了誤差校正和啟動5位單元的算法和電路外，沉積和刻蝕的加工精度也至關重要。

Q6: 現在ALE（原子層刻蝕技術）發展到哪一步了？

Rick Gottscho：現在已經有了批量生產的ALE解決方案，有時則是準ALE。正如ALD（原子層沉積技術）一樣，你永遠無法真正到達極限，因為這一過程太緩慢了。因此，你會做出妥協，通過接近這一極限來獲得大部分收益，並處理未達到極限的不利影響。不管是ALD還是ALE，生產效率和精確度之間都需要達到一個平衡。我們所說的混合模式脈衝(MMP)其實就是一種高生產率的方式。在不斷接近ALE極限的過程中，有一系列工藝被普遍採用。最大的問題是，我們能否通過這一系列工藝，進一步得到一個純ALE或ALD工藝，因為其收益將是很可觀的。這對於各向同性刻蝕和各向異性刻蝕都可以適用。由於到處都有柵極，有一個需要用極高選擇性進行處理的各向同性成分。如果能使其具備足夠的生產力，ALE會是一個自然的工藝解決方案。這就是ALE面臨的挑戰——如何使其更快。

Q7: 最後一個問題。請您展望一下整個行業在未來幾年的前景，有可能遇到的障礙有哪些？

Rick Gottscho：開發成本一直是個大問題，工藝缺陷更是個難題。首先是測量，除了速度慢和成本高以外，現在測量的難度也越來越大。在這種情況下，客戶的最終採樣能力受到了限制。有時採樣成本過高致使不得不放棄檢查，當然那就要面對質量失控的風險。解決問題的希望在於虛擬測量和數據。所以這些挑戰也帶來了機遇。而EUV光刻還需要解決缺陷率問題。但總的來說，我對於這些問題的解決持樂觀態度。我們轉向幹膜光刻膠的原因之一就是似乎沒有其他可行方案，尤其是採用High-NA技術的EUV光刻。但集合整個行業的力量，我們最終會克服這些挑戰的。另一個問題是大數據，這個領域有大量未開發的機會，但問題是半導體生態系統很難實現數據共享。在大數據方面，我對醫療保健行業更為樂觀，這個行業可以收集大量的個人數據，進行匿名化處理和挖掘後再應用於一般人群和個體，根據表觀基因組特性打造量身定製的解決方案。如果半導體行業也能如此將會是一件很好的事情，我們就可以將很多客戶的數據結合起來，然後再通過某種方式實現對這些數據的多維度挖掘。現在每個人都認識到數據的價值，大家都不願意放手，但這樣就會抑制整個行業生態的創新力。

版權與免責聲明：

① 凡本網註明"來源：儀器信息網"的所有作品，版權均屬於儀器信息網，未經本網授權不得轉載、摘編或利用其它方式使用。已獲本網授權的作品，應在授權範圍內使用，並註明"來源：儀器信息網"。違者本網將追究相關法律責任。

② 本網凡註明"來源：xxx（非本網）"的作品，均轉載自其它媒體，轉載目的在於傳遞更多信息，並不代表本網贊同其觀點和對其真實性負責，且不承擔此類作品侵權行為的直接責任及連帶責任。如其他媒體、網站或個人從本網下載使用，必須保留本網註明的"稿件來源"，並自負版權等法律責任。

③ 如涉及作品內容、版權等問題，請在作品發表之日起兩周內與本網聯繫，否則視為默認儀器信息網有權轉載。

相關焦點

  • 泛林半導體宣布合併科磊半導體 以全新能力助推半導體產業變革
    根據泛林半導體在2015年10月20日的收盤價，泛林半導體將以每股67.02美元，或交易總值106億美元收購科磊半導體。　　此次併購將使泛林半導體具備無與倫比的晶圓工藝和工藝控制能力，並通過減少工藝變量、加速產品製造來實現與客戶的合作共贏，最終幫助整個半導體行業擴展摩爾定律並提升整體工藝性能。
  • 半導體大廠們掀起「3D堆疊大戰」,3D晶片堆疊技術到底是什麼?
    可以不必理會「摩爾定律」是否會失效的爭議，但業界多年來一直在追求提升半導體工藝不斷降低線寬，而線寬的微縮總是有一個極限的，到了某種程度，因為難度太大，就沒了經濟效應。許多半導體公司，已經調整了應對這新困難的戰略，目前3D堆疊晶片技術備受業界關注。
  • 下一代晶片結構GAAFET,晶片微縮的盡頭在哪裡
    MOSFET使得晶片從10U一直微縮至22NM。在22NM時MOSFET已經不再適用。其後出現了FD-SOI和FinFET兩種新的晶片結構。FD-SOI，全耗盡SOI。FinFET，鰭式場效應電晶體。在英特爾、IBM等巨頭的主導下，現在大多數晶片以FinFET結構為主。FinFET使得晶片從22NM微縮到7NM。
  • 羽翼漸豐:淺談3D晶片堆疊技術現狀
    令人稍感意外的是，Analog Devices最近也宣布加入了由Sematech組織的「3D晶片設計啟動中心」組織，目前該組織的成員有Altera, LSI, 安森美半導體以及高通等幾家。3D堆疊技術的誘因：另外一些組織和公司也都在積極開發基於TSV的3D晶片技術。
  • 3D晶片堆疊技術之道與魔
    第三天的主要討論熱點則轉移到了3DIC技術方面。第三，3D晶片中的內應力匹配問題也是需要注意的，因為目前3D晶片所使用的穿矽互連（TSV）技術會造成較大的晶片內應力，而堆疊的各塊晶片本身也使用了應力技術來增強其性能，增強的幅度可達40%，但是各塊晶片的應力作用方向則各有不同，如此一來，當各塊晶片堆疊在一起的時候，如何統籌協調這些應力，保證堆疊陣列中各塊晶片的應力不會發生相互牴觸的現象便成了一個需要解決的問題。
  • 泛林集團在晶片製造工藝的刻蝕技術和生產率上取得新突破
    泛林集團開創性的Sense.i™ 平臺基於小巧且高精度的架構，能提供無與倫比的系統智能，以實現最高生產率的工藝性能，為邏輯和存儲器件在未來十年的發展規劃打下了基礎。本文引用地址：http://www.eepw.com.cn/article/202003/410639.htm以泛林集團行業領先的Kiyo®和Flex®工藝設備演變而來的核心技術為基礎，Sense.i平臺提供了持續提升均勻性和刻蝕輪廓控制所必需的關鍵刻蝕技術，以實現良率的最大化和更低的晶圓成本。
  • 42億元 中芯國際採購美國泛林半導體裝備:加速14nm量產
    國內最大的晶圓代工廠中芯國際18日宣布，公司在2019年3月12日至2020年2月17日的12個月期間就機器及設備向泛林團體發出一系列購買單，花費斥資6.01億美元(約合42億元人民幣)泛林Lam Research是一家美國公司，也是全球半導體裝備行業的巨頭之一
  • 半導體刻蝕技術新突破!泛林解決方案正式發布
    泛林集團是全球半導體產業創新晶圓製造設備及服務主要供應商，該款開創性的Sense.i 平臺基於小巧且高精度的架構，能提供無與倫比的系統智能，以實現最高生產率的工藝性能，為邏輯和存儲器件在未來十年的發展規劃打下了基礎。
  • 三星發現了一種全新半導體材料 有望推動下一代半導體晶片的加速發展
    7 月 6 日消息 三星電子周一宣布，發現了一種全新半導體材料 「無定形氮化硼 (amorphous boron nitride)，簡稱 a-BN」，並表示有望推動下一代半導體晶片的加速發展。近年來，三星 SAIT一直在研究二維(2D)材料具有單原子層的晶體材料的研究和開發。
  • 美國公司找到晶片提速新方法!破解2D微縮關鍵瓶頸
    （Applied Materials）推出一項構建電晶體和其他金屬導線連接的新工藝技術，能夠用於提升電晶體連接區域的導電性，進而突破晶片的運算速度瓶頸。利用應用材料公司的新技術，電晶體及其連接區域的製造節點可以推進到5nm、3nm及以下，晶片的功效、性能、面積/成本（PPAC）能夠同步提高。一、傳統電晶體連接方式阻礙電晶體尺寸縮小計算機晶片由電晶體組成。電晶體可以被視為一種「開關」，能幫助計算機晶片實現1和0的數字邏輯。但是，只有在與導電金屬連接時，這些電晶體才能發送和接收信號。
  • 異質晶片整合 半導體新趨勢
    、5G及邊緣運算(edge computing)等新應用， 成為推動半導體未來成長主要應用。因為要使用多功能且高效能晶片，新一代的高速運算晶片不再單純追求製程微縮，而是開始採晶片堆棧的3D封裝及系統級封裝(SiP)架構，整合多種不同的晶片來擴充其功能與效能，代表異質晶片整合已成為不可逆的趨勢。　　鈺創董事長盧超群很早就看到摩爾定律推進即將放緩，所以近幾年一直提倡異質整合(Heterogeneous Integration)的概念。
  • 深度解讀提高晶片計算的密度電晶體堆疊技術
    ——英特爾正在研究的電晶體堆疊技術將大幅度提高晶片的計算密度。  目前我們所熟知的臺積電、三星、英特爾、格芯、中芯國際等晶片代工廠量產的先進工藝普遍採用基於多柵鰭型場效應電晶體（FinFET）結構。在 5 納米及以下的製程時，更先進的技術節點面臨的發熱和漏電將變得難以控制，人們必須尋找全新的工藝，堆疊電晶體設計正在成為重要方向。
  • 微縮實力驚人 臺積3納米續沿用FinFET電晶體製程
    而為了有效抑制短通道效應，儘可能的增加電路的面積，提高電子流動的穩定性，就是半導體製造業者重要的考慮，而鰭式電晶體（FinFET）架構就因此而生。FinFET運用立體的結構，增加了電路閘極的接觸面積，進而讓電路更加穩定，同時也達成了半導體製程持續微縮的目標。
  • 前瞻半導體產業全球周報第78期:高通驍龍888晶片發布!官方回應...
    SGS半導體超痕量分析實驗室落戶張江12月1日， 國際公認的檢驗、鑑定、測試和認證機構SGS通標標準技術服務有限公司(簡稱「SGS通標」)投建的半導體超痕量分析實驗室在上海張江正式投入運營。賽微電子：考慮繼續投資第三代半導體業務且形成IDM展模式11月30日，賽微電子在回答投資者提問時表示，公司在青島布局的GaN外延材料生長及器件設計業務均正常開展中，在當地建設生產線的事項尚未啟動，但考慮到目前所面臨的穩定批量供應方面的挑戰，公司正在考慮繼續投資第三代半導體業務且形成IDM發展模式。
  • 晶片設計從工藝到封裝技術的巨變
    幾十年來，半導體加工技術穩步地將特徵尺寸從幾十微米降到幾納米，有效地使每18個月組件密度翻了一番。然而，與此同時，設計和製造成本上升，臨界利潤率收窄，許多其他挑戰似乎阻礙了進一步的進展。此外，單個晶片中電晶體密度的增加在將晶片連接在一起時產生了問題，例如限制了I/O引腳數和晶片到晶片互連的速度。   事實證明，這些限制在人工智慧（AI）邊緣和雲系統等需要大量高帶寬內存的應用中問題尤其明顯。
  • 高端半導體設備領軍者中微公司深度解析
    公司主營業務為半導體等離子刻蝕設備（Etch）和用於 LED 的金屬氣相沉積設備（MOCVD）， 刻蝕設備方面，公司自成立以來便著手開發等離子刻蝕設備，目前已涵蓋 CCP、ICP 和深矽 刻蝕三大領域，刻蝕設備已在海內外一流客戶晶片生產線進行 65 納米到 5 納米工藝的晶片 加工製造。
  • 中微半導體:大國重器——7納米晶片刻蝕機龍頭
    在需求增長較快的刻蝕設備領域，行業集中度較高，泛林半導體佔據刻蝕設備市場份額半壁江山。 　　隨著集成電路中器件互連層數增多，刻蝕設備的使用量不斷增大，泛林半導體由於其刻蝕設備品類齊全，從 65 納米、45 納米設備市場起逐步超過應用材料和東京電子，成為行業龍頭。
  • 全球衝刺3nm晶片:最燒錢的技術戰,100億美元起
    Imec和ASML成立了聯合研究實驗室，專注於後3nm節點的納米級元件製造藍圖，具體分為兩個階段：第一階段開發並加速EUV技術導入量產，第二階段共同探索下一代high-NA EUV技術潛力，以製造出更小型的納米級元件，推動3nm以後的半導體微縮製程。
  • 全球半導體技術發展路線圖解析
    三、重大挑戰　　(一)短期挑戰(現在到2020年)：性能提升　　1、邏輯器件　　平面型互補金屬氧化物半導體(CMOS)的傳統擴展路徑將面臨性能和功耗方面的嚴峻挑戰。其他挑戰還有整合更便宜且高密度集成的無源組件，集成有效矽和片外無源網絡工藝的MEMS，基於低成本非矽(氮化鎵)器件的開發。　　隨著晶片複雜性和操作頻率的增加而電源電壓的降低，晶片上數字和模擬區域的信號隔離變得越來越重要。降噪可能需要更多創新，例如通過技術設計，解決每釐米千歐姆級別的高電阻率基底的電源供應和連接地線問題。