Intel:EUV技術的發展可能趕不上我們部署10nm製程技術的腳步

2020-11-24 cnBeta

資料：ASML去年在SPIE2010上公布的EUV光刻機發展路線圖 

在晶片廠商準備對某等級製程的晶片產品進行大量商業化生產之前，通常需要進行試產確保製程技術不出現問題，而

在試產之前則必須確定所用的設計準則（design-rules (DR)所謂設計準則指的是由半導體廠商提供給晶片設計方的一系列製程技術參數，如最小線寬，最小線間間距等，晶片設計方可以將這種設計準則與自己設計的電路圖型進行比對，以確保製造時不會出現問題。 ）Intel在製程微縮方面一直走在世界前列，其32nm製程產品已經在量產投入，22nm製程產品則已經在小批試產，而14nm製程所用的設計準則則已經制定完畢（2013年將投入量產），預計10nm產品將在2015年實現量產。

Sam Sivakumar

在尼康最近舉辦的LithoVision會展儀式上，Intel高管Sam Sivakumar透露稱其14nm製程產品的設計準則使用的是基於四重成像的193nm液浸式光刻技術 (193i-QP)，而其10nm製程節點(實際線寬為20nm，線節距40nm)所用的設計準則則會在2013年早些時候確定下來。他表示：「這樣一來，量產化的EUV光刻機恐怕很難趕在我們的10nm製程設計準則確定的時候出現.」雖然有可能出現EUV翻盤的情況，但這樣的可能性現在看來很小。Sivakumar稱：「如果想用上EUV光刻機我們需要重新設計製程的設計準則，因為要想把193nm液浸式光刻所用的設計準則套用到EUV光刻上顯然是不可能的。」

談到在22nm節點製程上分別應用EUV和193nm液浸式光刻技術（以下簡稱193i）的擁有成本(COO:Cost of Ownership)方面,日本東電電子公司(TEL)的Hidetami Yaegashi給出的數據則顯示193i+雙重成像（193i+DP）技術的應用成本要比產出量為150片/小時的EUV光刻機更少，相比60片/小時的EUV光刻機則會低上一半。

目前EUV光刻技術在光源，光阻有關的技術方面似乎遇到了很大的麻煩，EUV光刻機廠商似乎過分相信自己的實力了。

另一方面，在SPIE高級光刻技術會議召開不久，比利時的IMEC公司便宣布他們購買的ASML NXE3100 預產型EUV光刻機已經安裝完成，

值得注意的是，IMEC的發言人表示明年EUV光刻機的產出量才有可能提升到60片/小時的水平。

另外，他還表示NXE3100 EUV光刻機的雜散光缺陷(flare)比例僅為4%，比ASML先前的EUV alpha-demo-tool機型的8-10%有較大的改善。(由於

雜散光缺陷所佔的比例隨光波波長平方的倒數增長，而EUV光刻的光波波長極小，因此雜散光缺陷比例是EUV光刻機的重要技術指標之一

。)

會上臺積電研發副總裁蔣尚義表示：「大多數人都覺得摩爾定律快要走到頭了，而我們未來十年內能否繼續沿著摩爾定律的路線走下去則要靠你們了！」最大的問題在財力支持方面，而不是技術上的。他解釋說：「在電晶體和互聯技術的開發方面，我們並不會遇到嚴重的障礙，而光刻方面的成本花費則會是今後10年內阻擋摩爾定律的最大障礙之一.」根據臺積電的成本分析數據顯示，在14nm節點及以上等級節點，產出量達100-150片/小時的EUV光刻工具其擁有成本可小於193i-DP光刻方案。

凸版光掩膜公司的副總裁Franklin Kalk在接受SemiMD網站記者採訪時則表示，光刻技術的發展會繼續實用主義路線，他比喻EUV光刻技術的發展狀況時，風趣地說：「我們坐的飛機不會摔在地上，我覺得我們可以安全著陸。不過我們也許需要一點反推力，這樣著陸時就不會偏離跑道。另外，我們可能會單輪著地，所以飛機在平穩著陸前可能會蹦兩蹦...」

弟兄們，注意綁好安全帶吧！

CNBeta編譯
原文：semimd

相關焦點

  • Intel 公布 10nm 製程參數:電晶體密度為友商 2 倍
    IT之家9月19日消息 Intel在今天在北京舉辦的尖端製造大會上正式公布了10nm製程以及全球首次展示了10nm的晶圓。而在接下來的技術大會上，Intel介紹了自家的10nm工藝製程，同時和友商也就是臺積電以及三星的10nm工藝製程進行對比。
  • 什麼是半導體工藝製程,16nm、10nm都代表了什麼
    隨著智慧型手機的發展，半導體工藝也急速提升，從28nm、16nm、10nm到7nm這些半導體代工廠們每天爭相發布最新的工藝製程，讓很多吃瓜群眾一臉懵逼不知道有啥用。 半導體行業離我們似乎很遙遠，FinFET是什麼東西，EUV又是什麼新技術，每次看到這種相關的新聞都讓我們如同雲裡霧裡，不知所謂。其實它離我們很近，無論是FinFET還是EUV都是為了完善製程工藝所做的努力。而一款處理器的性能表現、散熱效率、功耗等等都和製程息息相關。 今天，我們來聊聊手機處理器的這些事。
  • 英特爾推出全新10nm電晶體,重新定義FinFET
    13 日，處理器龍頭英特爾（intel）在「架構日」正式發表與展示新型電晶體技術，這項定名為「SuperFin」的技術以 10 nm製程為基礎，預計能降低通孔電阻 30%，以提高互連效能。
  • 臺積電:先進位程的挑戰在曝光與平坦化技術
    在後摩爾定律時代，晶片走向20nm，甚至14nm和10nm製程技術，曝光技術將是驅動半導體業成長的關鍵，而其他如製程、設備、和材料也將扮演著相當關鍵角色。臺積電(2330)資深處長林本堅表示，曝光技術將成為先進位程未來發展的挑戰，如何能透過技術提升，縮減20奈米的曝光成本，將成為當前重要課題，供應鏈合作創新也將成共識。
  • 我們常聽到的22nm、14nm、10nm究竟是什麼意思?
    驍龍835用上了更先進的10nm製程， 在集成了超過30億個電晶體的情況下，體積比驍龍820還要小了35%，整體功耗降低了40%，性能卻大漲27%。深入來說，這幾十納米怎麼計算出來的？我們從晶片的組成單位電晶體說起。得益於摩爾定律的預測，走到今天，比拇指還小的晶片裡集成了上億個電晶體。
  • 工藝升級 AMD下代CPU和顯卡將用12nm製程
    按照之前AMD透漏的，下代Zen架構CPU和Vega架構GPU將採用14nm+製程，不過計劃趕不上變化，AMD現在決定跳過14nm+工藝，直接採用12nm。　　近日在Global Foundaries的技術會議上，AMD CTO Mark Papermaster明確表示，明年的新Ryzen和Vega將採用12nm LP製程。
  • EUV微影技術準備好了嗎?
    IMEC製程技術開發資深副總裁An Steegen強調，「業界對於晶圓產出的強勁發展藍圖，讓我們有信心EUV將在N7製程時準備就緒。」　　儘管如此，使用的昂貴的EUV系統將受限於每晶片三個關鍵層。針對7nm製程，EUV系統可在單次實現目前採用浸潤式微影需要3至5次才能完成的步驟。
  • 英特爾intel i3-10300追平i7-7700還是i7-7700再就業
    英特爾intel十代10th架構i5和i9被曝光，分別是6核心12線程6c12t和10核20線程10c20t。今天i3-10300也出現在UserBenchmark資料庫，4核心8線程4c8t，主頻3.7Ghz，最大睿頻4.2Ghz。
  • 邁向5nm、3nm或甚至2nm半導體製程技術之路
    邁向5nm、3nm或甚至2nm半導體製程技術之路 李倩 發表於 2018-03-30 15:05:22 即使是5nm製程，已經令人難以確定能否從中找到任何優勢了，3nm
  • 跳票數年,英特爾10nm終現身
    事實上，英特爾盯緊7nm，也與10nm製程多次延期有關，希冀藉此彌補10nm延期所造成的時間損失。如今看來，還是10nm最先守得雲開見月明，未來幾年，10nm也將代表英特爾最佳工藝水平。然而，在將10納米技術推向市場時遭遇延誤，並一再跳票。 最初，10nm工藝安排在2016年下半年，但是，2015年初，英特爾就推遲相關製造設備的安裝部署。當年7月，公司承認大規模量產推遲到2017年下半年，並臨時增加 Kaby Lake，號稱工藝優化升級為14nm+。
  • 10nm以下晶片被「卡脖子」,技術突圍或成中芯國際戰略重點
    中芯國際發布的公告中稱，根據美國相關法律法規的規定，對用於10nm及以下技術節點的產品或技術，美國商務部會採取「推定拒絕」（Presumption of Denial）的審批政策進行審核；同時公司為部分特殊客戶提供代工服務也可能受到一定限制。Omdia晶片分析師何暉告訴時代財經，中芯國際先進晶片製造領域所需的海外合作廠商，幾乎都因此受到了波及。
  • 250瓦EUV光源成就EUV微影技術新突破,EUV微影技術將大量生產
    光源功率(source power)──也就是傳送到掃描機以實現晶圓曝光的EUV光子(photon)數量之量測值──直接等同於生產力，晶片製造商一直以來都堅持250瓦的光源功率是達成每小時125片晶圓(WPH)生產量的必要條件，而且將ASML與光源技術供應商Cymer (已在2013年被ASML收購)未能實現該光源功率目標，視為EUV微影在近年來發展不順的主要原因。
  • 薄膜製程技術突破瓶頸,Oxide TFT高居面板技術主流
    臺日韓面板廠在Oxide TFT技術的研髮腳步愈來愈快，不僅已突破材料與薄膜製程等技術瓶頸，更成功展示Oxide TFT顯示器塬型，為該技術商品化增添強勁動能，並有助其成為新一代顯示器基板的技術主流。至今，在各國研發單位的技術競爭下，Oxide TFT已有相當驚人的研發成果，甚至已進入商品化。本文主要介紹Oxide TFT技術與發展趨勢，包含國內外技術研發現況、技術挑戰與未來發展趨勢等。此外，亦將說明Oxide TFT在軟性電子的應用。 　　氧化銦錫（ITO）開啟透明導電氧化物（TCO）薄膜的時代，並已成為光電產業最重要的材料之一。
  • CPU是人類技術發展的裡程碑,但CPU技術我們依然差距太大
    今天我們來說說CPU，CPU算是二戰以後人類技術發展的一個裡程碑，一部手機或者是一臺電腦，都一定會有CPU，這是手機和電腦的靈魂，沒有CPU手機和電腦就無法運行。每一款高性能的CPU裡面都至少有著幾十億的電晶體，這是數十年來摩爾定律爆發的結果。既然有著數十億電晶體，那麼假如其中有幾個電晶體損壞了，是不是意味著整個CPU都損壞了呢？
  • CPU:納米製程背後的真真假假
    簡介：我們經常在某手機發布會現場聽到，「××處理器採用了最先進的10nm工藝製造」，那麼究竟這個10nm代表著什麼意思呢？納米製程對於CPU、SoC而言到底多重要？又與電晶體、FinFET以及EUV有什麼關係呢 ？
  • 在處理器製程上,intel逐漸被臺積電趕超,背後的原因是什麼?
    對於intel自己的工藝工程師來說，在intel的訓練下，只知道技術細節，不讓你知道big picture，其實是很浪費這群PhD的創新能力的。而且Intel對於設備供應商的態度也很有意思。「而供應商的設備賣給intel以後，就還挺清閒的。Intel怕給供應商洩露信息，因為給供應商洩露了信息，這個信息就有可能流到競爭對手那裡。反正它自己養著那麼多工藝工程師，一般有問題自己就解決了，輕易不找供應商，所以有時候對於一些老設備，intel玩得比供應商還熟。
  • 三星最新CPU獵戶座9810:10nm製程 S9首發
    據官方宣稱，Exynos 9810內建第三代自研CPU核心，升級的GPU，千兆LTE基帶（業內首個支持6CA載波聚合），使用第二代10nm工藝打造。最關鍵的是支持全網通。   不出意外的話，明年的Galaxy S9就會用上這款晶片，同時，除了用於自家手機上，還有可能供貨給魅族。
  • 跳票數年,英特爾10nm終現身:SuperFin重新定義電晶體架構,節點內...
    然而，在將10納米技術推向市場時遭遇延誤，並一再跳票。  最初，10nm工藝安排在2016年下半年，但是，2015年初，英特爾就推遲相關製造設備的安裝部署。當年7月，公司承認大規模量產推遲到2017年下半年，並臨時增加 Kaby Lake(七代酷睿)，號稱工藝優化升級為14nm+。
  • 半導體製程邁向三足鼎立
    隨著半導體製程向著更先進、更精細化方向發展，不同節點範圍和玩家的邊界越來越明顯。其中，最先進位程玩家只剩下臺積電、三星和英特爾這3家，而在10年前，至少有7家在專注於當時最先進位程的投資和研發。
  • EUV和GAAFET技術是個什麼鬼?
    目前主流的光刻設備都採用了DUV（深紫外光刻，包含ArF和KrF光源）技術，也就是我們熟悉的DUV光刻機。EUV光刻機的局限性極紫外光刻技術概念早在上世紀九十年代就已經出現，來自荷蘭的ASML公司於1999年就展開了EUV光刻機的研發，但直到2016年才實現對下遊客戶的供貨，而EUV光刻機被用於生產我們常見的7nm製程的處理器則被進一步拖延到了2019年。