Intel 公布 10nm 製程參數:電晶體密度為友商 2 倍

2020-12-05 IT之家

IT之家9月19日消息 Intel在今天在北京舉辦的尖端製造大會上正式公布了10nm製程以及全球首次展示了10nm的晶圓。而在接下來的技術大會上，Intel介紹了自家的10nm工藝製程，同時和友商也就是臺積電以及三星的10nm工藝製程進行對比。

Intel高級院士，製程架構總監Mark T.Bohr放出了Intel的10nm工藝製程與友商三星以及臺積電的對比。可以看到Intel的10nm工藝製程在鰭片間距以及柵極間距均低於三星和臺積電，而最小金屬間距更是大幅領先於友商，從而在最終的邏輯電晶體密度參數上面，Intel的10nm工藝製程能夠達到每平方毫米1億電晶體，而臺積電為4800萬，三星為5160萬，也就是說Intel的10nm工藝製程電晶體密度是臺積電的2倍還多。

Intel同時稱未來還會有10nm+以及10nm++工藝。

相關焦點

  • 摩爾定律不死intel稱5nm已在規劃中
    記得去年的時候，業界普遍認為摩爾定律已死，因為intel原計劃於2016年在Cannonlake處理器中採用10nm工藝，小於Skylake晶片採用的14nm工藝，但之後intel卻調整了計劃，推出了現在正售的KabyLake，並沿用此前的14nm工藝，Cannonlake和10nm工藝雖然仍在計劃之中
  • 英特爾推出全新10nm電晶體,重新定義FinFET
    13 日，處理器龍頭英特爾（intel）在「架構日」正式發表與展示新型電晶體技術，這項定名為「SuperFin」的技術以 10 nm製程為基礎，預計能降低通孔電阻 30%，以提高互連效能。
  • CPU:納米製程背後的真真假假
    簡介：我們經常在某手機發布會現場聽到，「××處理器採用了最先進的10nm工藝製造」，那麼究竟這個10nm代表著什麼意思呢？納米製程對於CPU、SoC而言到底多重要？又與電晶體、FinFET以及EUV有什麼關係呢 ？
  • 英特爾新一代電晶體將「大變身」,打臉臺積電的製程命名「水分太高」
    ，2019 年推出的 10nm 製程，裡面的電晶體密度超過 100 億個，較上一代 14nm 的 44.67 億個電晶體整整增加 2.3 倍。意思是在同等面積下，塞入超過兩倍的電晶體。 到了 14nm 製程世代，電晶體密度又是上一代 22nm 製程的 2.7 倍，證明英特爾在電晶體密度這個摩爾定律的重要指標上，實力遠遠高於同業，且製程的命名沒有絲毫水分。
  • Intel:EUV技術的發展可能趕不上我們部署10nm製程技術的腳步
    資料：ASML去年在SPIE2010上公布的EUV光刻機發展路線圖 在晶片廠商準備對某等級製程的晶片產品進行大量商業化生產之前，通常需要進行試產確保製程技術不出現問題，而在試產之前則必須確定所用的設計準則
  • 跳票數年,英特爾10nm終現身:SuperFin重新定義電晶體架構,節點內...
    本周二，英特爾的頂級工程師們罕見揭開「跳票」已久的Tiger Lake 10nm CPU微架構面紗，後者將出現在9月2日發布的產品中。設計師們為這款即將面世的Tiger Lake感到驕傲，不過仍被禁止討論處理器性能。  這款被稱為英特爾第11代CPU的處理器，將與Xe Graphics 配對使用，並惠及伺服器到遊戲的所有生態成員。
  • 震驚Intel在1平方毫米中塞下1億電晶體
    「1平方毫米中塞下1億個電晶體」只是個文藝的說法，用專業名詞來講，這就是我們早就耳聞無數次的10nm。　　什麼？這也叫裡程碑？搭載驍龍835（10nm）的GalaxyS8都快上市了拜託。不過，英特爾還真不服氣，它認為現在友商口中的所謂10nm已經是用過了美圖秀秀的磨皮版，掩蓋了柵極間距、電晶體密度等關鍵指標，自家14nm工藝足以媲美那些所謂的10nm了。
  • 為什麼說Intel的10nm工藝比別家7nm更先進?(上)
    Intel 在 2017 Technology and Manufacturing day 之上呈現的下面這張圖——表明其 10nm 工藝相比 14nm，電晶體密度提升 2.7 倍，達到了 100.8 MTr/mm²（百萬電晶體每平方毫米）。2.7x 這個倍率其實是比過往任何一次工藝節點迭代都更為激進的——很大程度上也被視為 Intel 未能及時達成 10nm 規模化量產目標的很大一部分原因。
  • 跳票數年,英特爾10nm終現身:重新定義電晶體架構,節點內性能提升超...
    本周二，英特爾的頂級工程師們罕見揭開「跳票」已久的Tiger Lake 10nm CPU微架構面紗，後者將出現在9月2日發布的產品中。設計師們為這款即將面世的Tiger Lake感到驕傲，不過仍被禁止討論處理器性能。這款被稱為英特爾第11代CPU的處理器，將與Xe Graphics 配對使用，並惠及伺服器到遊戲的所有生態成員。
  • 跳票數年,英特爾10nm終現身
    事實上，英特爾盯緊7nm，也與10nm製程多次延期有關，希冀藉此彌補10nm延期所造成的時間損失。如今看來，還是10nm最先守得雲開見月明，未來幾年，10nm也將代表英特爾最佳工藝水平。一、英特爾的掙扎：多次跳票的10nm 早在2013年，英特爾就設想通過2.7倍密度的SAQP、COAG、Cobolt互連，以及EMIB和Foveros等新的封裝技術，讓10nm晶片成功接過14nm晶片接力棒。
  • 用新的思維方式看待晶片工藝製程
    以7nm為例，更小的幾何尺寸意味著每平方毫米有更多的電晶體,意味著更高的密度、時鐘、散熱設計功耗以及更低的電晶體電壓。臺積電和英特爾命名法看似相同的製程可能也存在差別。臺積電所稱的10nm對應於英特爾所稱的14nm，臺積電及其合作夥伴稱之為7nm的技術在對於英特爾而言卻是接近10nm。
  • 三星最新CPU獵戶座9810:10nm製程 S9首發
    今天三星在公布自己的CES 2018創新獎名單時，意外的公開了自己的最新Exynos 9810移動SoC晶片。    據官方宣稱，Exynos 9810內建第三代自研CPU核心，升級的GPU，千兆LTE基帶（業內首個支持6CA載波聚合），使用第二代10nm工藝打造。
  • 誰是製程之王?-億歐
    去年晚些時候，三星推出了第三代10nm工藝，稱為10LPU（低功耗終極），提供了另一項性能。三星採用10nm的三重圖案光刻技術。與臺積電不同，三星認為其10nm工藝系列（包括8nm衍生產品）的生命周期很長。10nm方面，臺積電的電晶體密度為每平方毫米4810萬個，三星的是每平方毫米5160萬個。
  • 臺積電5nm電晶體密度比7nm提高88%
    臺積電尚未公布5nm工藝的具體指標，只知道會大規模集成EUV極紫外光刻技術，不過在一篇論文中披露了一張電晶體結構側視圖。WikiChips經過分析後估計，臺積電5nm的柵極間距為48nm，金屬間距則是30nm，鰭片間距25-26nm，單元高度約為180nm，照此計算，臺積電5nm的電晶體密度將是每平方毫米1.713億個。相比於初代7nm的每平方毫米9120萬個，這一數字增加了足足88％，而臺積電官方宣傳的數字是84％。
  • 看看7nm和10nm的晶片,差距到底多大?
    眾所周知，晶片都是製作的越小越好，據了解，晶片是由電晶體組成的，製程越小，同樣面積的晶片裡，電晶體就越多，自然性能就越強了。像是現在的晶片廠商都在追求更小的製程，比如臺積電去年就邁入了7nm時代，而明年或會邁入5nm時代，目前的三星是8nm，中芯國際是28nm。看似不大的差距，那麼像7nm的晶片和10nn的晶片相比，差距到底有多大呢。
  • 臺積電5nm電晶體密度最新估計:比7nm提高88%
    臺積電尚未公布5nm工藝的具體指標，只知道會大規模集成EUV極紫外光刻技術，不過在一篇論文中披露了一張電晶體結構側視圖。5nm密度估算WikiChips經過分析後估計，臺積電5nm的柵極間距為48nm，金屬間距則是30nm，鰭片間距25-26nm，單元高度約為180nm，照此計算，臺積電5nm的電晶體密度將是每平方毫米1.713億個。
  • 關於半導體製程/工藝/生產的性能分析和介紹
    但作為一個辣雞小編，其實我是看不太懂的，都是10nm製程，怎麼還能提升性能呢？這些 LPP、LPE 都是指的什麼，還有之前看到的 FinFET 這些詞又都指的什麼？相信和小編有同樣疑問的讀者不在少數，索性今天我們就來刨根問底一番，看看現在火熱的半導體究竟有哪些秘密。 製程的秘密：多少nm很重要嗎? 摩爾定律大家肯定都知道：每過18個月，單位面積上的電晶體數量增加一倍嘛！
  • 1nm電晶體誕生 秒殺當前14nm主流晶片製程
    【TechWeb報導】10月9日消息，據國外媒體報導，近日，美國勞倫斯伯克力國家實驗室打破物理極限，開發出了全球最小的電晶體僅1nm。這意味著，未來處理器的性能和功耗都能會獲得巨大進步。