南大實現突破平面光刻限制的超高密度均勻納米線堆疊生長集成技術

順應摩爾定律的發展，大規模集成電路已經推進到N3-5納米技術節點，而其中極深紫外光刻工藝卻成為我國所面臨的「掐脖子技術」之一。隨著平面光刻工藝逐漸逼近物理極限，向垂直z方向要空間，採取更為先進的三維（3D）溝道結構已經成為國際公認的技術發展主流。近期Global Foundry，Samsung和Intel繼推出了新一代全包裹柵（gate-all-around, GAA）納米線溝道電晶體器件，其中最為關鍵的垂直堆疊納米線溝道（vertically stacked discrete nanowire channels）需要首先進行多層SiGe/Si疊層外延生長，然後通過極深紫外光刻和選擇性Ge層刻蝕等工藝實現。隨著堆疊層數增加（以提供更大電流驅動），其製備成本將不斷提高，並給保持分立溝道尺寸均勻性帶來技術挑戰。與「至上而下」的光刻技術相比，「至下而上」的納米線溝道生長技術則更為高效、精細且富於變化。然而長期以來，由於難以實現精準的空間定位和均勻的尺寸調控，納米線生長技術一直無法規模應用於器件集成。

針對此技術挑戰，南京大學電子科學與工程學院餘林蔚教授和王軍轉副教授提出利用團隊基礎原創的平面IPSLS納米線生長模式，在非晶氮化矽（SiN）/氧化矽（SiO）疊層刻蝕側壁上，通過選擇性刻蝕形成高密度引導臺階，平行生長製備出尺寸均勻（）的超高密度（間隔<40 nm）晶矽納米線陣列。研究發現，高密度側壁溝槽對催化銦顆粒的形成具有顯著的調製作用，在氮氧疊層側壁上形成小於銦原子表面擴散長度的溝槽結構是控制納米線溝道均勻性的關鍵，同時突出的氮層寬度對調控相鄰生長納米線結構之間的耦合競爭有重要影響。值得一提的是，通過此低溫側壁平行生長可以大規模製備多達10層的堆疊納米線溝道結構，其中納米線的直徑、界面形貌和間隔密度可通過氮氧疊層的澱積厚度和刻蝕時間精確調控，從而避免了對高成本Si/GeSi多層疊層外延和極深紫外光刻技術的依賴。通過此技術可以大幅壓縮FET器件的溝道投影面積，有望應用於利用較低光刻節點技術（例如N65~90納米）實現等效於N5節點技術的更高器件集成密度。此項研究建立在課題組近期在3D納米線生長調控的基礎之上（見後續列表），首次展示了精控納米生長技術在高均勻性尺寸調控和大規模三維構架製備上的巨大潛力，其低溫生長技術（<350 oC）也為實現真正意義上的Monolithic 3D前端-後端器件集成帶來了全新的技術可能和突破方向。

圖1：非晶氮化矽（SiN）/氧化矽（SiO）超晶格側壁調製生長超高密度均勻堆疊矽納米線陣列結構。

圖2：堆疊納米線生長製備基本流程，以及與傳統FET器件結構和生長模式的比較。

圖3：堆疊納米線生長結構表徵和尺寸調控統計分析。

工作近期發表於美國化學學會《納米快報》上：Unprecedented Uniform 3D Growth Integration of 10-Layer Stacked Si Nanowires on Tightly Confined Sidewall Grooves, Nano Letters 20 (10), 10.1021/acs.nanolett.0c02950 (2020)。其中，博士生胡瑞金同學為第一作者，王軍轉副教授和餘林蔚教授為共同通訊作者，研究工作得到了南京大學徐駿教授、施毅教授和陳坤基教授的悉心指導和大力支持。相關技術成果已經通過與華為公司合作共同提交申請了多項技術專利。該項研究工作受到海外高層次人才青年計劃，國家自然科學基金，江蘇省傑出青年基金和雙創人才計劃資助。

來源：南京大學

論文連結：

https://pubs.acs.org/doi/10.1021/acs.nanolett.0c02950