Min LED晶片焊盤表面結構對封裝的影響分析

　   慧聰LED屏報導  

　  本文通過對現有用於微顯示的LED晶片使用過程分析，指出目前使用過程中主要限制問題，設計三種電極焊盤表面結構，並完成晶片製作;通過對三組實驗品的外觀及固晶後推力進行對比評估，指出三組晶片焊盤表面電極結構各自的優缺點及適用性，對後續晶片選擇具有一定指導意義。

   1、前言

　　隨著近年來的技術發展，作為LED在顯示上的一個重要應用，小間距顯示屏在進入室內顯示後，逐漸走向成熟。傳統的小間距顯示由於像素間距的影響以及分立器件的固有缺陷，依然存在顯示視距不足、摩爾紋等現象，為滿足人們不斷追求顯示效果的需求，以及進一步擴展應用領域，小間距顯示在往更小點間距發展的道路上不斷前進，這就意味這晶片的尺寸不斷減小，Min LED由於其能夠避免原有晶片的種種缺陷，而成為更小點間距的唯一選擇，同時也成為近兩年業界研究的熱點。

　　今年以來各類相關應用也不斷展出，目前常規Min LED結構皆採用倒裝結構，晶片尺寸在100*300um之間，受到晶片及電極NP電極間隔尺寸的限制，晶片的焊盤尺寸較小。同時為克服分立器件尺寸對點間距限制，Min LED大多採用集成封裝(COB)方式進行，其對作業過程中的穩定性一致性等要求較高，因此在封裝過程中實現穩定可靠的晶片與基板的焊接是Min LED應用過程最重要的環節之一。

　　本文從晶片端出發，製作不同電極焊盤結構，通過對比焊接過程後的參數表現，分析對晶片及封裝的影響，為後續使用提供一定經驗。

　　2、機理分析及實驗設計

　　針對倒裝LED晶片焊接，常規方式是回流焊及共晶焊兩種方式。

　　其中常規回流焊方式，封裝過程中通過錫膏固定方式進行，對應電極表面為Au結構，具體的需要在基板對應焊盤位置點錫膏，再固定晶片，然後再按照一定的溫度曲線通過回流焊爐進行高溫固化，錫膏的選擇決定了固化所有需要的溫度，通常會在180~260℃之間進行選擇，溫度相對較低，與晶片製程溫度基本一致，對晶片結構影響較小，同時由於Min LED晶片及焊盤尺寸較小，錫膏使用量及位置準確度極為重要，與此同時晶片電極焊盤對錫膏的適應性也較為重要，若防護不足，極易發生電極侵蝕而脫落情況。

　　另一種共晶焊，封裝過程中通過助焊劑固定方式進行，對應晶片電極焊盤表面為AuSn結構，具體的需要在基板對應焊盤位置點助焊劑，再固定晶片，然後再按照一定的溫度曲線進行高溫固化，過程中由於AuSn材料本身共晶溫度限制，通常最高溫度在320℃左右，對晶片結構及輔材等高溫的穩定要求較高，但其避免了小尺度下錫膏控制的問題。

　　在以上兩種方式之外，另一種目前在IC集成封裝工藝中用到的鍍錫工藝則集合了以上兩種方式的優點，對應晶片電極焊盤表面採用Sn結構，具體的需要在基板對應焊盤位置點助焊劑，再固定晶片，然後按照一定的溫度曲線進行高溫固化，溫度方面與常規回流焊類似，晶片電極焊盤表面SnAg成份決定了固化所使用的溫度，目前常用溫度在240℃左右，該方式一方面避免了錫膏情況下的精準控制問題，另一方面固化溫度也在相對較低位置，但晶片製程相對複雜，同時晶片結構對最終效果影響較大。

　　考慮以上三種方式對晶片及封裝效果的影響，本文採用三種方式製作同尺寸Min LED晶片，再按照對應焊接所需溫度曲線進行晶片與基板焊接，然後從外觀、性能、推力等方面進行測試分析。

　　3、實驗準備及實施

　　3.1晶片製備

　　按照現行晶片工藝，選擇外延片進行常規工藝流水，電極焊盤製作前暫停分為3組，其中組1在電極焊盤製作時採用現行Au電極結構，焊盤厚度2.4um，組2在常規電極製作後，採用使用熱蒸發方式，使用有研億金新材料有限公司 AuSn材料(99.999%)製作AuSn焊接層(Au80%：Sn20%)，厚度4um，組3在常規電極製作後，在電極焊盤位置製作焊錫層(Sn97% :Ag3%)焊層厚度10um, 從製作過程看，常規Au電極及AuSn鍍層採用蒸發方式進行，整體良率較為穩定，焊錫層製作時，由於過程中含有一定腐蝕性成份，需要在晶片表面非鍍膜區域做鈍化加強，防止作業過程中出現晶片結構的損傷，同時整個鍍膜製作過程中參數調整對最終良率影響較大，三組樣品焊盤表面SEM形貌正面及側面對照如下：

　　

　　其中圖1為組1表面為Au結構晶片;圖2為組2表面為AuSn結構晶片;圖3為組3表面為鍍Sn結構晶片;由上圖可以看出，組1及組2樣品在完成電極製作後，焊盤表面較為平整，但一次電極結構表現明顯，組3由於製作方式原因，焊盤表面相對粗糙，但由於整體厚度較厚，底層一次電極形貌未表現出，同時由於Au材料屬性限制，在測試過程中，測試探針極易在焊盤表面形成明顯痕跡。

　　在完成晶片前道作業流水後，將3組按照常規方式進行研磨劃裂，同機臺測試結果如下：　

▲表1 測試匯總

　　由以上測試結果，3組晶片光電性能參數基本一致，綜合良率基本一致，其中組3，Ir良率略低，通過觀察晶片表面，部分區域出現金屬沾汙，這主要是由於製作鍍錫層後，溶液清洗過程中產生，導致出現漏電通道產生漏電，這也是在該工藝實施過程中，最主要控制環節。

　　3.2晶片封裝

　　從以上3組製備完成樣品中，各自選取50pcs參數相同晶粒進行封裝樣品製作，根據實驗室條件，錫膏使用晨日科技ES1000(粒徑1-15um)實驗組2/3助焊劑使用晨日科技ES930系列(粘附強度15mg/mm^2)固晶完成後使用型號為SIKAMA Falcon 5C的5溫區回流焊機進行，三組作業過程如下(回流焊曲線)：

　　

　　其中組1使用圖a曲線，組2使用圖b曲線

　　過溫完成後，焊接形貌情況如下：

　　

　　由圖4顯示：三組差異較為明顯，其中組2、組3由於未使用錫膏，外觀較好，完全避免錫膏過量的問題，組1封裝在使用錫膏過程中，易發生類似錫膏過量導致的晶片歪斜現象，同時由於晶片焊盤間距為100um,因此在錫膏過量情況下，固晶過程導致錫膏擠壓流動，容易產生焊盤連同，形成漏電通道，造成最終失效。

　　4、結果與分析

　　使用型號為TRY MFM1200多功能推拉力測試機(下圖a)對三組樣品進行推力測試，數據採集效果曲線如圖(下圖b)。

　　

　　每組實驗品測試10pcs,對推力測試數據進行統計(表2)，同時對推晶過程中掉落晶片電極表面進行SEM分析如下：　　

　　從推力測試匯總數據看，實驗組3(鍍Sn)推力明顯高於組1及組2，組2推力最低，推落晶片焊盤完整，但形貌相對有一定差異。結合前述樣品製作與封裝過程推測：組1推力相對偏低與所使用錫膏粒徑偏大有關(1~15um)，用於測試晶粒焊盤面積為76*62um,因此在封裝過程中，會導致部分晶粒焊盤下錫量不足，進而表現為推力不足，在組1SEM圖像上可以明顯發現，有較大區域空洞位置，同樣對於組2樣品，受制於晶片結構設計原因(目前全部為DBR工藝)，在前述晶片SEM圖像中，焊盤正面平整面積較小，底層電極圖像明顯，因此在固晶過程中，晶片會產生輕微傾斜，後續回流焊過程中易在焊盤對應位置產生大量空洞，導致焊力不足;對於組3，由於後續鍍錫製程所製作錫層厚度達10um，焊盤表面未表現出底層電極結構，相對平整，因此在固晶及過溫後，晶片與基本貼合緊密，後期使用可靠性更高。

　　綜合以上3組實驗品情況，由於目前小尺寸晶片因可靠性問題都採用DBR結構的倒裝結構，其底層一次電極結構在焊盤表面表現明顯，且佔據較大比例，因此電極表面採用AuSn結構(組2)在現有封裝過程中易產生空洞，其並不適用於現有常規製程下的小尺寸倒裝晶片。電極表面採用Au結構(組1)，其採用錫膏方式固晶使用，能適用於現有製程，但使用過程中需結合焊盤大小選擇合適粒徑錫膏，有助於提高焊接可靠性，同時錫膏使用量對封裝良率影響較大，電極表面採用鍍Sn結構(組3)，晶片製程較為複雜，對晶片良率稍有影響，但在封裝過程及推力表現較優。

　　5、結論

　　基於前述實驗及分析，針對目前微顯示LED晶片焊盤結構，由於晶片工藝路線限制，AuSn結構不適用於該應用下晶片，表面Au結構，符合現有常規倒裝晶片使用方式，但錫膏選擇及封裝過程控制要求較高，表面鍍Sn結構，晶片製程較為複雜，成本略高，但封裝使用效果較優，封裝應用廠商可根據自己的需要選擇合適晶片焊盤結構。

　　參考文獻

　　[1]連程傑.LED晶片倒裝技術簡述[J]. 長江大學學報,2013(31):96-97

　　[2]薛棟民.鋁/鎳/銅UBM厚度對SnAgCu焊點的力學性能及形貌影響[J].半導體光

　　電.2014.35(2):278-281

　　[3]王陽元.集成電路工藝基礎[M].北京:高等教育出版社，1991

　　[4]程明生.倒裝晶片熱電極鍵合工藝研究[J].電子與封裝.2006.6(6):9-13

　  優質商鋪推薦：深圳市錦凌電子有限公司

　　

責任編輯：李莉梅