在高速PCB布線中，為減少信號在傳輸線與線之間的串擾、能量輻射等EMI現象，對傳輸線布局需要考慮power plane的線路與ground plane銅皮之間的幾何寬幅關係。目前，在該領域主要需注意3W規則和20H原則。
3W規則主要為了減少線間串擾。通過保持線間距足夠大，當線中心距不少於3倍線寬（W）時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W規則。如圖1所示，3W規則包含線與地的幾何關係以及線之間的間距與線寬的尺寸要求。
20H法則最初是由W.Michael King提出，是減少電路板電磁輻射逃逸的設計規則之一，但20H(介厚)規則是一條尚未得到明確證明的經驗規則，目前許多學者主要是通過反射係數分析、FDTD（有限差分時域）和實際測量等方法對其影響效果進行模擬和探究。簡單而言，就是因為PCB板電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁幹擾，即所謂的邊緣效應的影響。
在PCB設計過程中，MI工程師或設計人員通常做法：將電源層內縮，使得電場只在接地層的範圍內傳導。理論模擬分析初步表明：以一個H（電源和地之間的介質厚度，對於特性阻抗參數設計而言，通常即為H）為單位，若內縮20 H則可以將70%的電場限制在接地邊緣內，內縮100 H則可以將98%的電場限制在內；用圖示簡單說明如圖2。
但是，在PCB布線設計以及PCB製作加工優化中，很多的線都不滿足3W原理和20H法則的要求。PCB製造人員一般無法模擬EMI現象，也很少有開展3W原理和20H法則對阻抗影響的研究，但行業對傳輸線的特性阻抗精度要求越來越高。特別對於超大線寬的微波板，如某微波板為對天線的尺寸要求大且需實現阻抗匹配，要求表層微帶線阻抗為50ohm，如圖3所示，當表層線寬為60mil時，介厚達31.3mil。如採用3W和20H規則的布線密度非常低，從利用率來看有點不切實際的。因此，3W和20H並不能對所有的類型一概而論，該規則在線寬、介厚較小時比較適用，在線寬非常大時，該規則涉及的屏蔽寬度較線寬大出非常多，電磁線分布密度可能集中在線與地之間的區域，側面輻射相對比例減弱，需要綜合考慮利用率等因素。
本文主要從3W原理和20H法則的出發並結合實際利用率，簡述PCB阻抗線設計和阻抗附連橋布局所需注意的問題。
在PCB布線中，受到孔距線（導體）、線到線間距以及布線封裝引腳間距的限制，布線位置對應的屏蔽區域可能未完全覆蓋線，更別說滿足3W或20H法則。如圖4所示，高速信號線穿過許多無屏蔽銅皮的隔離環或一側屏蔽銅皮寬幅很窄，在實際運用中並未出現很大的問題。
圖4左圖中線的TDR曲線與同層相同設計都為100ohm的其它阻抗線（屏蔽帶完整，無空洞）的阻抗對比情況如圖5所示，對比可以發現，在600ps-900ps 平穩區間的TDR的曲線，屏蔽帶有空洞的阻抗線的阻抗值略小於完整屏蔽帶的阻抗線，且有小幅波動，但從整體來看，兩者都在100ohm附近，並未造成嚴重後果，設計者有時兼顧到利用率和性能兩個方面。因此，3W和20H規則只能作為阻抗管控一種參考。
為了驗證屏蔽層缺口對阻抗產生的影響，通過設計四層板，表層的一條單端線以第二層為屏蔽層，依次穿過第二層上掏空的5組不同大小的缺口，且測試地孔連通第2、3層銅皮。每一組掏空孔環的直徑依次為0.33、0.5、1、2、3倍線寬（w）大小，同組掏空的孔環大小相等、數量都為20個，且每兩組相隔間距一致。測試其TDR曲線如圖6所示。
從圖6中可以看出，在多個屏蔽缺口疊加作用下，當缺口尺寸很小時，TDR曲線未體現出波動，隨著缺口尺寸增大，TDR曲線對應的波動幅度越大。引起信號波動與屏蔽缺口的寬度有關。具體原因可借鑑如高速數字設計[1]相關資料，當傳輸線與上升時間之間滿足一定的關係時，如當線長延時（td）與上升時間（tr）滿足td≥1/10 tr時可作高速信號線來看待。因而容易理解屏蔽缺口少於一定寬幅時，不會立即在TDR曲線中體現出來。表現為阻抗線對屏蔽體寬幅有一定的波動裕量。因而，在傳輸線設計時，線路對應的屏蔽層有少量的隔離環不會對傳輸造成嚴重影響。
與上述現象相反的是，當未遵守3W或20H法則出現許多阻抗異常情況，特別對板邊阻抗附連橋的影響最為突出，在一些特殊情況下可出現阻抗條不符合公差要求但圖形滿足公差要求。其中，PCB為生產管控的可操作性，一般在板邊增加阻抗附連橋，通過對附連橋布置與對應圖形各層阻抗線相同尺寸和結構的設計，包括相同的介厚、銅厚、線寬、材料介電常數等，以保證附連橋的準確代表圖形的阻抗，達到與圖形的阻抗一致。然而，在一些特殊情況（如射頻板）時，受到布線空間的影響，如圖3中計算的超寬阻抗線，阻抗線可能與屏蔽層寬度相近或較之更大，且對應的介質厚度大，一般通過掏空多層銅皮實現，如圖7中阻抗線4所示，在各參數都正常條件下，測量對比阻抗附連橋和圖形的阻抗值，實測阻抗較圖形阻抗（設計阻抗）偏小。
是什麼原因造成圖7中的線4阻抗偏小異常現象，通過建立如圖8中的模型進行分析，當線寬較大時，與線對應有效地層寬幅與線寬接近，即屏蔽層不滿足3W和20H規則中的任意一條，且該傳輸線屏蔽層之間區域的兩側有其它線的地層（銅皮）。可以從兩個方面來描述阻抗減少的現象：一方面，從傳輸線到有效地層的電場減少，有效迴路電流降低，附連接橋的阻抗值偏小；另一方面，該阻抗值偏小的傳輸線對應的地孔與阻抗附連橋的各層銅皮都相連，在電場散射在旁邊地層時，相對到有效地層的介厚減薄，根據阻抗經典模型，如公式（1）所示，介厚越小阻抗越小。
其中：h為介厚；w為線寬；t為銅厚；εr為介電常數； Z為阻抗。
同樣，在圖7中的線2易出現阻抗值相對圖形內偏大的現象，也可以建立如圖9中的模型所示。當線寬較大時，與線對應有效地層寬幅與線寬接近，即屏蔽層不滿足3W和20H規則中的任意一條，且該傳輸線屏蔽區域遠離屏蔽層的兩側有其它線的地層（銅皮）。雖然，從傳輸線到有效地層的電場減少，有效迴路電流降低。但由於地孔與阻抗附連橋的各層銅皮都相連，在電場散射在旁邊地層時，相對到有效地層的介厚加厚，根據阻抗經典模型公式（1）可知，介厚（h）越大阻抗（Z）越大。這類現象類似與發生地彈。
（1）3W原理和20H法則在PCB阻抗控制中的一個經驗原則，具有一定的適用範圍，需根據具體情況參考使用。
（2）為保證傳輸線的性能及提高利用率，布局允許阻抗屏蔽銅層尺寸有一定的波動裕量。
（3）阻抗附連橋不允許傳輸線對應屏蔽層的兩側都不滿足3W規則。
（4）對於超寬阻抗線，建議加大屏蔽銅皮帶的寬度，保證屏蔽銅皮寬幅大於阻抗線。
（5）為避免屏蔽區域旁邊銅皮幹擾，可採用錯開布局的方式。