佚名 發表於 2016-01-11 15:35:22
隨著集成電路製造工藝的不斷進步,特徵尺寸變得越來越小,使得ESD靜電放電等幹擾越來越影響晶片的可靠性。
在晶片的實際使用過程中,將近超過一半的失效晶片是有ESD靜電放電的幹擾所引起的。在以往的靜電保護設計中,主要是由板級和系統級的層面上去解決ESD靜電放電的問題,該層次上的靜電保護要足夠的好,保護所使用的器件免受ESD靜電放電的損壞,終端產品在選擇晶片時,並未對晶片的ESD靜電放電性能提出要求。
然而隨著市場的競爭,終端設備製造商逐漸對其所使用的晶片提出ESD靜電放電等電磁兼容方面的要求。由於成本的壓力,光依靠傳統的板級和系統級的保護去解決整個設備的ESD靜電放電性能,己經變得不可行,在晶片級的層次也需要提供一定的抵抗ESD靜電放電的能力。而目前關於晶片級的電磁兼容國內外研究還處於起步階段,各個晶片生產廠商也逐漸開始從晶片級的角度去根本的解決電磁兼容的問題。因此,晶片級電磁兼容性越來越受到各方面的重視。終端設備製造商和晶片製造商都努力改進白己的產品來滿足電磁兼容規範,以此來提高產品在市場上的競爭力。安達森可提供ESD防靜電電子元器件與ESD測試。
打開APP閱讀更多精彩內容
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴