再見,電晶片!Hello,光子晶片!

人類文明的進步，與「光」的使用密不可分。19世紀晚期，英國物理學家丁達爾向人們揭示了光的全反射原理，這也解釋了光為何能在彎曲的水流或玻璃棒裡向前傳播。自此，人們就開始了對光傳輸介質的探尋。

上世紀中葉，高錕發表名為《光頻率介質纖維表面波導》的論文。他創造性的提出，使用基於石英的玻璃纖維作為光傳輸介質，可以進行長距離的信息傳輸。由此，光纖逐漸登上歷史舞臺。和電纜相比，光纖在性能、可靠性、安全性等很多方面都有極大的提升，這也使得光纖成為了現代文明主要的通信介質之一，並引發了一系列通信行業的根本性變革。

在半導體領域，當前晶片間的主要互聯方式還是基於電氣連接。隨著距離的增加，數據傳輸帶寬會急劇下降，而由此帶來的能耗則會大幅上升。下圖就展示了晶片內部、晶片與電路板、電路板之間等不同維度下，數據傳輸帶來的帶寬損失與能耗增長。可以看到，即使在板級通信時採用光纜傳輸，相比晶片內部的傳輸速度和能效仍然下降了4個數量級。

為了解決這個問題，業界已經開始探尋能否在晶片互聯時使用光傳輸代替電傳輸，從而極大提升數據帶寬、減少傳輸能耗、並延長數據傳輸的距離。在這其中，矽光子晶片技術正在獲得越來越多的關注。

近日，一家名為Ayar Labs的初創公司展示了一款名為TeraPHY的光學收發器。這個光學收發器以芯粒（chiplet）的形式集成在英特爾Stratix10 FPGA上，可以達到2Tbps的數據帶寬，傳輸距離最高可達2公裡，而傳輸功耗則不超過每比特1pJ（10的-12次方）。

動圖，左側是兩個光子芯粒，中間是Stratix10

相比之下，目前FPGA使用的PAM4收發器速率最高為58Gbps，NRZ收發器最高速率為30Gbps，而當前電氣收發器的路線圖也只不過安排到了112Gbps。也就是說，這種光學收發器至少可以取得近20倍的性能提升，傳輸距離和功耗更不可同日而語，而這也將FPGA收發器的性能帶到了一個全新的高度。

Ayar Labs成立於2015年，總部位於美國加州。它是MIT的孵化企業，創始團隊大都來自MIT、UC Berkeley等美國頂尖高校。Ayar Labs先後獲得了英特爾資本、格羅方德（GlobalFoundries）以及洛克希德馬丁等公司的數千萬美元戰略投資。

Ayar Labs專攻的主要領域就是晶片級的光子傳輸，前文提到的TeraPHY就是該公司目前的主打產品。TeraPHY的研發主要得到了美國國防高級研究計劃局（DARPA）的項目支持。

在2019年的HotChips大會上，Ayar Labs正式推出了TeraPHY，並在前不久正式對這個光學收發器的性能進行了在線演示。在接下來的文章中，我將詳細介紹TeraPHY的技術細節，特別是它的光學數據傳輸方式，以及它是如何與FPGA進行異構集成的。

Ayar Labs在2019年HotChips大會的講稿幻燈片，已上傳至知識星球「老石談芯-進階版」，請在文末掃碼進入星球查看。

光學收發器TeraPHY最重要的技術創新，在於它解決了光信號的「調製」和「解調」兩個主要問題。這其中具體的物理學細節在本文不再贅述，下一段中，我嘗試簡單介紹其中的主要原理，不感興趣的同學可以直接略過這部分。

簡言之，它利用了類似於定向耦合器的原理，當兩個光傳輸介質足夠靠近時，其中一個介質裡的能量就能耦合到另一個。此時如果在一個介質上加入電場，就可以改變光在這個介質中的傳播速度，從而控制光波的相位。通過這個過程，電信號的變化就轉變成了光信號的變化。之後當兩個介質裡的光再次耦合時，由於光波的幹涉原理，就會產生不同振幅。如果把波峰看成1，波谷看成0，那光波的不同振幅就可以解碼成由0和1組成的數位訊號，也就完成了光到電的轉換。這個過程就是著名的馬赫-曾德爾幹涉儀的工作原理。

Ayar Labs發明了一種環形諧振器（microring resonator），來實現上述的過程。相比馬赫-曾德爾幹涉儀，這種環形諧振器的尺寸要小100倍，能效高50倍，數據傳輸密度也要高25-50倍。通過使用這種裝置，可以實現25Gbps到100Gbps的傳輸帶寬。

此外，由於不同波長的光在同一介質裡傳輸時不會相互影響，可以採用多種不同的波長代表不同的比特位，這樣就實現了一定程度上的並行數據傳輸。

下圖展示了TeraPHY單個通道的收發過程，可以看到，這裡採用了四種不同波長的光。在發送端，利用環形諧振器將不同比特位的數據分別調製到這四種光波上，並利用光纖進行傳輸。在接收端，再利用環形諧振器進行解調，將不同波長的光信號轉化成相應的電信號。

值得注意的是，為了提供穩定的初始光源，Ayar Labs還開發了一款名為SuperNova的雷射源，它能夠提供最多256種波長的光波，等效8.192Tbps的數據帶寬。

在HotChips19大會上，Ayar Labs公布了一個TeraPHY的測試晶片設計。在發送端，包含5個光學宏單元，每個宏單元支持16個通道，每通道25Gbps帶寬，共計2Tbps。

在接收端則包含3個宏單元，共計1.2Tbps帶寬。

TeraPHY剛面世時，它被同構集成到一個RISC-V CPU晶片中，並代替了原有的CPU IO收發器。然而，這種同構設計的靈活性十分有限，例如，如果需要把TeraPHY用於其他晶片系統，則需要重新設計和生產整個晶片。

在芯粒（chiplet）設計大行其道的今天，將TeraPHY做成芯粒就成為了非常合理的選擇。在之前的文章中，曾詳細介紹過英特爾的EMIB技術。EMIB最大的優點在於它降低了系統的製造複雜度，並降低了不同矽片與芯粒間的傳輸延時。由於無需製造覆蓋整個晶片的矽中介層、以及遍布在矽中介層上的大量矽通孔，EMIB只需使用較小的矽橋在矽片間進行互聯就可以滿足矽片間的互聯需求。同樣的，由晶片I/O至封裝引腳的連接和普通封裝技術相比並未變化，因而無需再通過TSV或矽中介層進行走線。對於模擬器件（如收發器）而言，由於不存在通用的中介層，因此對高速信號的幹擾明顯降低。

英特爾的Stratix10 FPGA中就使用了EMIB技術集成了不同速率的收發器和高帶寬存儲器（HBM）。此外，EMIB還能用來連接多個FPGA矽片，通過這種方法，英特爾製造出了目前世界上最大的FPGA – Stratix10 GX 10M。

這樣，Ayar Labs就將TeraPHY做成了芯粒的形式，它使用了格羅方德的45納米RF SOI CMOS工藝製造，在光學輸出端包含10個光學宏單元，最高傳輸速率可達2.56Tbps。

在電氣連接端，使用了名為AIB（Advanced Interface Bus）的物理層協議。AIB是英特爾推出的一個異構互聯的開放物理層協議，關於它的技術細節在本文不再詳述。

最後，TeraPHY與FPGA矽片之間通過EMIB進行互聯，並完成晶片封裝，這也就是所謂的多晶片封裝：Multi-Chip Package（MCP）。

這是又一個使用EMIB進行快速異構集成的典型實例。通過使用這種方式，不用重新製造完整的晶片，只需要將現有的FPGA晶片與芯粒進行互聯和封裝即可，極大提升了產品的靈活性，也大大降低了製造風險與成本。

在Ayar Labs最新發布的在線演示中，他們使用這個集成了光學收發器的FPGA進行了數據傳輸演示，並在8個光學鏈路下得到了2Tbps的數據吞吐量。Ayar Labs預計將在未來達到超過100Tbps的吞吐量，同時每比特的傳輸功耗不超過1pJ。

集成光學收發器的Stratix10 FPGA測試板卡，圖片來自Ayar Labs

製造玻璃的石英和製造晶片的半導體材料都源於沙子。正是這種取之不盡、用之不竭的材料，成為了推動人類文明進步的重要基石。而「點石成金」的背後，則是無數研究者的不斷鑽研與創新。如今，光和電在FPGA裡進行融合，並進一步擴展了數據傳輸的前景。老石相信，這樣的技術創新還會不斷湧現，並繼續推動技術和文明向前進步。

	全快閃記憶體、軟體定義存儲SDS、超融合等公有雲和私有雲討論
	DRAM、NAND、3D XPoint等各類存儲介質和主控討論
	光通信、雷射器、ToF、AR、VCSEL等光電器件討論

< 長按識別二維碼添加好友 >

加入上述群聊

帶你走進萬物存儲、萬物智能、

萬物互聯信息革命新時代

微信號：SSDFans