-
IBM展示32納米High-K製程 性能比45納米提升35%
IBM展示32納米High-K製程 性能比45納米提升35% 32nm High-K金屬柵極製程技術，號稱可提供在性能與耗電上超越其他同業的解決方案。
-
32納米製程技術原理詳解
32納米製成技術是基於45納米技術的改良版本，總體歸納起來組要有以下三點。1：32納米製程技術的基礎是第二代高k+金屬柵極電晶體。英特爾對第一代高k+金屬柵極電晶體進行了眾多改進。在45納米製程中，高k電介質的等效氧化層厚度為1.0納米。
-
臺灣晶圓廠選擇 ASM 提供 High-k ALD工具
宣布一家臺灣晶圓廠為其28 納米節點high-k 閘極介電層量產製程選擇ASM的Pulsar原子層沉積技術(ALD)工具。本文引用地址：http://www.eepw.com.cn/article/94073.htm 除此之外，此家晶圓廠也將與ASM針對最新世代的high-k閘極技術進行製程開發活動。 ASM 在2009年第2季將針對進階節點開發計劃提供額外的 Pulsar 製程模塊。
-
HKMG: High-K Metal Gate–The Road so far!
所以當製程走到納米以下(<=45nm)的時候就必須要回歸到Metal Gate來避免Poly Depletion效應。 在引入後面的的文章之前，我還是需要說一點，就是Vt。所以最後勝出的是HfO2，主要是先有了high-K後有了metal-gate，不知道ZrO2與Metal Gate結合效果如何。那麼high-K的process是如何實現的呢？它是分子層沉積的，每一層分子沉積完在沉積另外一層物質化學反應生成，然後一層一層累積沉積。
-
IBM陣營high-k技術發生變化
IBM陣營high-k技術發生變化
-
Chipworks臺積電28nm HPL製程樣品初步分析結果出爐
由於我們過去曾經先後分析過Intel前後兩代採用gatelast HKMG工藝製作的45nm至強處理器和32nmWestmere處理器兩款產品，因此這次我們當然會將臺積電的類似產品與其進行對比分析
-
邁向5nm、3nm或甚至2nm半導體製程技術之路
邁向5nm、3nm或甚至2nm半導體製程技術之路 李倩 發表於 2018-03-30 15:05:22 即使是5nm製程，已經令人難以確定能否從中找到任何優勢了，3nm
-
廉價iphone採用的應該是蘋果重新設計的迷你a5(32nm工藝製程)。
經過昨天的剖析我們已經知道，新A5處理器的尺寸為6.1mm×6.2mm，依然由三星代工，採用了32nm（HKMG）工藝製程，而現在國外媒體又給出了它的更多細節。相關閱讀：廉價版iPhone處理器曝光：迷你A5/32nm蘋果發飆：iPhone 5S/廉價iPhone 5要來了新A5處理器新老A5
-
HKMG(High-K 柵氧化物層 +Metal Gate)技術
這使SiO2柵介質必須非常薄（例如在65 nm工藝中為10.5-12A, 只有4個原子層厚)。當小於這樣的厚度時，柵洩漏將增加到不可接受的程度，使傳統的按比例尺寸縮小不再能繼續下去。我們知道簡單的SiO2的介電常數k =3.9。根據等式COX = EOX / TOX，如果能找到具有較大介電常數的材料，那麼柵就可以採用較厚的介質，得到高的柵氧化物電容，因而洩漏較小。
-
...攻堅2nm投入8000工程師人力,摩爾定律下,到底工藝極限是幾納米??
我們常說的X nm，指的是晶片上形成的互補氧化物金屬半導體場效應電晶體柵極的寬度，這個寬度也被稱為柵長。柵長越短，相同尺寸的矽片上能集成的電晶體就越多，在電晶體集成度相當的情況下，使用更先進的製造工藝，晶片成品的面積和功耗就越小，在矽材料消耗方面，其成本也就越低。
-
中國晶片5nm蝕刻機成功,一切太快了!
中國晶片5nm蝕刻機成功，一切太快了！過去五年由於深受存儲晶片短缺之苦，中國掀起了一股存儲晶片發展熱潮。經過堅持不懈的努力之後，今年中國在存儲晶片領域不斷取得新的突破。據日媒報導，中國新興晶片產業的產量有望在2020年底佔到全球存儲晶片總產量的5%左右，而這一佔比在去年還幾乎為零。
-
半導體製造行業深度報告:從um級製造到nm級製造
在製程發展上，Intel、IBM、三星、GF 等按著 180nm -> 130nm -> 90nm -> 65nm -> 45nm-> 32nm -> 22nm 的步調前行（三星和 GF 在 32nm 後轉向 28nm），而臺積電等半導體晶圓代工廠則走上了 150nm->110nm->80nm->55nm->40nm->
-
臺積電:2nm製程將在2024年量產
引言 在晶片受制於國外後，晶片製造技術一度成為了舉國之力都要攻克的任務，但最新消息稱，我國臺灣的臺積電公司，在2nm
-
ASM將提供32nm工藝以後的高介電常數/金屬柵極形成技術
ASM將提供32nm工藝以後的高介電常數/金屬柵極形成技術 該技術可使Hf類高介電常數（high-k）柵極絕緣膜，以及作為蓋帽層的LaOx和AlOx連續成膜。ASM已將該工藝引入該公司的多個設備用戶，此外還將在該公司的研究所提供示範工藝。 該工藝的優點是：能夠在標準CMOS工藝中導入高介電常數柵極絕緣膜及金屬柵極。
-
蘋果A13晶片或與A12同樣採用7nm製程
，那麼核心面積也會相應減小，進而使得其性能增加，同時減少功耗，所以不管廠商還是手機發燒友都非常重視新品的製程大小。 而生產廠商在這些年來也在為晶片的工藝製程減少下了不少功夫，蘋果A12晶片採用的7nm工藝製程是個可喜的事情，然而如果A13依然還是7nm工藝製程，那麼就有果粉表示不開心了。
-
具備量產5nm工藝製程的臺積電,未來或將成為華為最大的隱患!
臺積電CEO兼副董事長魏哲家近期談到5nm工藝製程的問題，5nm工藝製程進展順利，預計將在今年上半年量產，這將會給臺積電帶來額外將近一層的利潤。當前移動端處理器以及5G基帶晶片主要是基於7nm工藝製程，5nm工藝製程將會帶來一次較大的性能跨越，電晶體的密度將會提升80%，速度提升20%。
-
晶片製程已經步入2nm!而攝像頭最厲害也就0.8μm?
舉報 科技的飛速發展，人們對於日常生活中使用的各種電子設備已經不再僅僅只是局限於好不好用的問題上，能成功俘獲大眾需求的
-
遠超Intel AMD與IBM超紫外線微影技術展示
AMD 宣布與研發夥伴 IBM 共同合作，運用超紫外線 (Extreme Ultra-Violet ， EUV) 微影技術，針對整個晶片中最關鍵的第一層金屬連結進行測試，並成功生產出測試晶片樣品，透過「全面性」的超紫外線微影技術，成功整合至大小為 22mm X33mm的45 nm節點測試晶片製程。
-
巨頭晶片製程之戰:5nm如何給摩爾定律續命?-虎嗅網
5nm先進位程已不僅僅是代工廠商之間的戰爭，它亦是核心工藝和半導體材料走到極限的重要轉折節點。那麼，這些玩家為何要奮力拼殺5nm製程？目前它們的戰局如何？若要拿下5nm製程的王座，它們又該從哪裡撬開核心工藝與新材料的突破口？
-
全球晶片攻堅戰:3nm臺積電(TSM.US)後年量產,2nm進展順利,1nm遙遙...
6nm製程將按照計劃於年底實現量產，比7nm加強版多了1層EUV(極紫外光刻)光罩層。5nm也已準備好下半年進行量產。相比前輩們，5nm製程增加了更多EUV光罩層，下半年開始進入量產，預期收益將佔總收入的10%。業界估算其投資達250億美元，月產能50000片，後續將擴充至70000-80000片。更重要的是，3nm也完全沒有因公共衛生事件而延緩的意思。