32納米製成技術是基於45納米技術的改良版本，總體歸納起來組要有以下三點。
1：32納米製程技術的基礎是第二代高k+金屬柵極電晶體。英特爾對第一代高k+金屬柵極電晶體進行了眾多改進。在45納米製程中，高k電介質的等效氧化層厚度為1.0納米。而在32納米製程中，由於在關鍵層上首次使用沉浸式光刻技術，所以此氧化層的厚度僅為0.9納米，而柵極長度則縮短為30納米。電晶體的柵極間距每兩年縮小0.7倍——32納米製程採用了業內最緊湊的柵極間距。32納米製程採用了與英特爾45納米製程一樣的置換金屬柵極工藝流程，這樣有利於英特爾充分利用現有的成功工藝。這些改進對於縮小集成電路尺寸、提高電晶體的性能至關重要。
採用高k+金屬柵極電晶體的32納米製程技術可以幫助設計人員同時優化電路的尺寸和性能。由於氧化層厚度減小，柵極長度縮短，電晶體的性能可以提高22%以上。這些電晶體的驅動電流和柵極長度創造了業內最佳紀錄。
英特爾的第一顆32納米 SRAM晶片在2007年9月就已經完成，電晶體數量超過19億個，單元面積0.171平方微米，容量291Mb，運行速度4GHz，相對比而言，45nm時代處理器的單元面積是0.346平方微米。
圖:電晶體的柵極間距大幅縮小圖3：電晶體的柵極間距大幅縮小
2：32納米技術針對漏電電流做出了優化。與45納米製程相比，NMOS電晶體的漏電量減少5倍多，PMOS電晶體的漏電量則減少10倍以上。換句話講，根據NMOS、PMOS電晶體洩漏電流和驅動電流的對比，32nm的能效相比45nm會有明顯提高──要麼能在同樣的漏電率下提高電晶體速度，要麼能在同樣的速度下降低漏電率。因此由於上述改進，電路的尺寸和性能均可得到顯著優化。
圖: 32納米技術針對漏電電流做出了優化
3：32納米還採用了第四代應變矽技術， 可將電晶體體積縮小大約30％，從而有利於提高電晶體的性能，同時也使得英特爾可以爭取更多的時間和機會進行更多技術創新。