原創 長光所Light中心 中國光學
封面來源：SkyWater Technology
撰稿 | 牟亞
01
導讀
幾十年來，基於矽的電晶體製造技術的改進降低了成本，並提高了計算的能效。但是，隨著封裝在集成電路中的電晶體數量的增加，似乎並沒有以歷史速度提高能源效率，這種趨勢可能已接近尾聲。碳納米管場效應電晶體(CNFET)比矽場效應電晶體具有更高的能源效率，可用於構建新型的性能更優異的三維微處理器，是用於開發節能計算的有前途的納米技術。但是迄今為止，它們大部分都存在於「手工」空間中，在學術實驗室中少量製作，無法滿足商業領域對CNFET高密度、快速製備、低成本的需求。
然而，麻省理工電氣工程和計算機科學學院助理教授Max M Shulaker帶領其團隊首次實現了在商業半導體加工廠中大規模、快速製備CNFET。該成果於近期發表於《Nature Electronics》。
科學家們展示了如何利用商業半導體設備和與矽基半導體加工工藝相兼容的工藝在8寸晶圓上製造CNFET。文中的CNFET是在美國的一家商業矽製造廠和一家半導體鑄造廠中製造的，在達到足夠的密度、加工速度的同時也滿足工廠對化學和汙染物的嚴格要求。該研究成果為CNFET的商業化邁出重要的一步。
圖1 麻省理工的研究人員展示了利用商業半導體廠在8寸晶圓上製造的碳納米管電晶體
圖片來源：MIT News June 1, 2020
02
背景介紹
隨著封裝在集成電路中的電晶體數量的增加，很難再進一步提高基於矽的電晶體的能源效率。
CNFET比矽基電晶體的能效高一個數量級，是一種有吸引力的替代技術。CNFET的性能在很大程度上取決於晶圓表面上碳納米管(CNT)的數量及其取向。然而，在商業半導體加工廠大規模快速製備CNFET是一個巨大的挑戰：CNT的排列、CNT的密度、CNT分布的重複性、CNT分布的可控性。
在實驗室中構建CFNET的最有效方法之一是沉積納米管，稱為孵化。如圖1所示，在基板底部預先金屬柵極圖案化，後進行高k柵極電介質沉積，然後將晶片浸入裝有由懸浮在甲苯中的純度高達≥99.99％的半導體性CNT組成的溶液槽中，經過一段設定的時間（「孵育時間」），然後將其取出，用溶劑噴霧衝洗並用氮氣乾燥。孵化方法雖然在工業上很實用，但根本無法對齊納米管；且耗時巨長，僅孵育時間就需要48小時。
圖2 常規實驗室沉積納米管法
圖片來源：NatureElectronics 01 June, 2020. (Fig.1a)
CNFET的性能在很大程度上取決於沉積工藝，這會影響晶圓表面上CNT的數量及其取向。CNT密度影響CNFET電路的能量效率。圖3說明了超大規模綜合(VLSI)電路設計和分析流程，用於量化在一系列CNT密度範圍內使用CNFET設計的商業級處理器的節能產品(EDP)。該仿真框架使用經過實驗校準的CNFET緊湊型模型，商業級工藝設計套件(PDK)和行業標準的工具流程，對使用CNFET設計的VLSI商業級處理器的總能耗和時鐘頻率進行了量化。
圖4 VLSI設計和分析流程示意圖
圖片來源：NatureElectronics 01 June, 2020. (Fig.2a)
CNT沉積過程可以用朗繆爾(Langmuir)吸附理論（該理論框架描述了吸附在固體表面上的理想氣體的分子）來了解驅動CNT沉積的潛在機理，其本質是吸附和解吸同時發生的可逆抵消過程。
在本文中，作者從提高吸附速度和降低解吸速度兩方面入手，實現了在商業半導體加工廠大規模快速製備高密度的CNFET。
03
創新研究
3.1
提出可以降低解吸速度的乾式循環法
圖2. 乾式循環方法示意圖
圖片來源：NatureElectronics 01 June, 2020. (Fig.3a)
一旦CNT在基材上乾燥，其解吸速率大約為零（也就是說，CNT被有效地「凍結」了）。圖2展示了改進的CNT孵育方法，即「乾式循環」孵育，該方法利用乾燥過程降低了解吸速率，從而有利於更快的沉積。為了進行幹循環孵育，將底物（與之前相同的方法製備）浸沒在CNT溶液中並孵育10 s（利用快速的線性沉積方案）。然後從溶液中取出底物，用溶劑噴霧衝洗並用氮氣乾燥。此過程（「單周期」孵育）重複多次。間歇乾燥導致CNT沉積量急劇增加：在150 s後約45個CNTs µm-1約為最大平衡密度的1.5倍（在相同的CNT溶液濃度為1μgml-1的情況下，孵育時間減少了1100倍以上）（通過幹循環進行的總孵育時間為150 s，相對於持續48 h的單周期基線孵育而言）。電特性測試表明， CNFET電性能不受幹循環間隔數的影響。
3.2
提出可以提高吸附速度的ACE（通過蒸發的人工濃縮）法
除了降低解吸速率外，另一種方法是提高吸附速率。為此，作者開發了另一種改進的CNT孵育方法：通過蒸發進行人工濃縮（ACE，圖3）。與基線溫育（將底物浸沒在CNT溶液的水箱中）相反，ACE是通過在受控環境中在底物表面上沉積少量溶液來實現的。隨著時間的流逝，溶劑會從CNT溶液中緩慢蒸發，從而人為地將CNT的濃度增加到超過起始濃度，並保持初始的CNT吸附速度。作者還詳細研究了蒸發速率與CNT均勻性的關係。ACE法對CNT沉積的好處：在相同的起始CNT溶液濃度和處理時間的情況下，與基線培養對照相比，線性CNT密度增加> 2.5倍。
圖3 通過蒸發（ACE）方法進行人工濃縮的示意圖
圖片來源：Nature Electronics 01 June, 2020. (Fig.3b)
3.3
在半導體廠實現CNEFT在8寸晶圓上加工製造
作者研發適合在商業半導體加工廠運行的CNT沉積工藝，其步驟分別是：CNT孵育→乾式循環→ACE→溶劑衝洗→氮氣乾燥，在8寸晶圓上實現了大規模快速高質量的CNT沉積。
在晶圓級的CNT沉積之後，在整個8寸晶圓基板上製造了CNFET。CNFET是在約130 nm的技術節點上製造的，具有高k柵電介質和金屬柵疊層。作者進行了三個8寸CNFET晶圓級製造，都實現了CFNET以14400 x 14400陣列分布，重複性好。
為了表徵CNFET，作者測量了分布在整個8寸晶片上的4800個單獨的CNFET，並重複了這些測量。測量結果顯示，這些CNFET的平均閾值電壓為-416 mV，標準偏差為64 mV，平均開關比> 4000，平均SS為109 mV dec-1，並且在平均斷態電流<10nA µm-1的情況下，平均驅動電流>23 µA µm-1。
03
創新研究
作者報導了在商用矽製造設施中製造CNFET的過程，實現了8寸晶圓的晶圓級均勻性和可重複性。開發了乾式循環法和ACE法，顯著提高了CNT沉積速率和CNT密度。此外，研究結果表明，通過孵育沉積的CNT可以滿足製造與矽CMOS兼容的高性能CNFET技術的要求。
碳納米管場效應電晶體CNFET比矽場效應電晶體具有更高的能源效率，可用於構建新型的三維微處理器。與在約450℃~500℃的溫度下製造的矽基電晶體不同，CNFET還可在接近室溫的溫度下製造。Shulaker說：「這意味著可以在先前製造的電路層之上直接構建電路層，以創建三維晶片。」未來將在工業環境中利用CNFET構建不同類型的集成電路，並探索3D晶片可以提供的一些新功能。
文章信息：
相關成果以「Fabrication of carbon nanotube field-effect transistors in commercial silicon manufacturing facilities」為題發表在Nature Electronics期刊。
論文地址：
https://doi.org/10.1038/s41928-020-0419-7
▶【】
公眾號時間軸改版，很多讀者反饋沒有看到更新的文章，據最新規則，建議：多次進「中國光學」公眾號，閱讀3-5篇文章，成為「常讀」用戶，就能及時收到了。
歡迎課題組投遞成果宣傳稿
轉載/合作/課題組投稿，請加微信：447882024
Banner 區域
往期推薦
走進新刊
開 放 投 稿：Light:Advanced Manufacturing
ISSN 2689-9620
期 刊 網 站：www.light-am.com
敬請期待
新 刊：eLight
ISSN 2662-8643
即 將 隆 重 上 線
這是中國光學發布的第1338篇，如果你覺得有幫助，轉發朋友圈是對我們最大的認可
【長春光機所·Light學術出版中心-期刊導航】
原標題：《MIT：碳納米管電晶體「工業化」生產方法》
閱讀原文