晶圓級封裝向大尺寸晶片發展

2021-01-15 電子產品世界

  晶圓級封裝(WLP)技術正在穩步向小晶片應用繁衍。對大尺寸晶片應用如DRAM和flash存儲器而言,批量生產前景還不明朗,但理想的WLP可靠性高,且能高頻運行,有望改變這種大尺寸晶片無法應用的現狀。WLP一般擁有良好的功率集成特性、支持晶圓級測試、能適應晶片特徵尺寸縮小,同時降低成本。

本文引用地址:http://www.eepw.com.cn/article/113152.htm

  WLP技術的最新進展可以滿足所謂的理想WLP的每項要求。已有人證明,柔性層能提高可靠性。WLP上的兩個金屬層提高了功率和信號的完整性。取消封裝基底則將高速應用產品的跡長降到了最低。在柔性層頂部添加銅柱,可直接進行晶圓級測試和老化。利用重組晶圓製作的WLP能解決晶片尺寸縮小的問題,並且能通過採用層壓而不是旋轉塗覆以及儘量減少光刻步驟,降低封裝成本。本文對這些技術進行討論,並著重介紹推進批量生產應用WLP所需的技術進步。

  對I/O數量較少的小晶片器件而言,WLP技術是比晶片級封裝(CSP)技術更便宜的封裝解決方案。這是因為刪減了封裝基底,封裝工藝的高度平行化且將手工操作降到了最低。WLP技術同時還提供儘可能小的形狀因子,因此,在小型邏輯和模擬ICs、射頻ICs、圖像傳感器以及MEMS封裝方面,WLP找到了用武之地。1WLP的採用仍僅限於面積小、I/O數量少的晶片應用,如存儲器、DRAM、SRAM和數位訊號處理器(DSPs)。

  對於DRAM和其他I/O數量少但面積大的晶片應用而言,WLP技術仍然存在巨大挑戰,包括熱疲勞可靠性、成本、晶片面積縮小和晶圓級測試。為進一步促進大尺寸晶片採用WLP,封裝行業需要開發出可提供高可靠性、優質的電學性能(包括高頻應用時良好的信號和電源完整性)、可晶圓級測試、晶片特徵尺寸縮小的解決方案以及低成本的WLP解決方案。近年來,這些方面都已經有所進展。

  熱疲勞可靠性

  由於晶片和PCB之間的熱膨脹係數(CTE)明顯不匹配,因此對於晶片尺寸大於5×5mm的WLPs而言,熱疲勞可靠性是值得關注的大問題。有人對影響板級熱疲勞可靠性的各種因數進行了全面研究。2經研究,與其他參數相比,較大的凸塊間距、大凸塊和大焊料的間距對提高熱疲勞可靠性有顯著影響。DRAM採用相對較大的晶片,具有較少的I/O數量,以及標準化的0.8mm的凸塊間距。但是,儘管具有這些有利因素,由於沒有柔性層,這種晶片還是不能達到大多數消費產品和商業產品所需的穩定性標準。

  設計適當、擁有優化的機械性能的柔性層能夠顯著提高熱疲勞可靠性。模擬數據和實驗數據都表明,正確選擇柔性材料可以決定熱機械負載在焊接點和金屬走線之間的合理分布。柔性層上方的保護層可提高邊緣處的柔性凸塊的半徑,避免壓力集中。柔性材料的楊氏模量也對封裝的可靠性有影響。採用表1中所示的三種性質的材料進行模擬,表2中示出了模量對焊料和重分布層(RDL)走線中的應力的影響(單位是GPa)。第一組中,採用材料A(楊氏模量為0.16GPa)作為緩衝層、保護層和阻焊漆,對焊料和RDL走線產生的應力較小。採用材料C(楊氏模量為3.0GPa)作為阻焊漆,對焊料的應力過大。採用材料B(楊氏模量為2.4GPa)作為作為柔性緩衝層,則在RDL走線中產生了較大的應力。Gardner等也曾對保護層的重要性進行證明。3Gardner的研究表明,擁有尖銳凸塊邊緣的柔性WLP的性能要比沒有柔性層的對照樣本差,因為失效模式從焊接點疲勞轉移至了柔性凸塊邊緣處的金屬走線裂縫處。有人發現螺旋走線設計可以大大提高走線的可靠性。4壓力集中在堅硬和柔性材料間的分界線上方的金屬線交*處尤其具有顯著影響。

存儲器相關文章:存儲器原理


相關焦點

  • 【朗迅課堂】晶圓級封裝技術
    它使封裝尺寸減小至IC晶片的尺寸,生產成本大幅度下降。晶元級封裝技術的優勢使其一出現就受到極大的關注並迅速獲得巨大的發展和廣泛的應用。在行動電話等可攜式產品中,已普遍採用晶元級封裝型的EPROM、IPD(集成無源器件)、模擬晶片等器件。採用晶元級封裝的器件門類正在不斷增多,晶元級封裝技術是一項正在迅速發展的新技術。
  • 盛美半導體設備為先進封裝客戶打造晶圓級封裝工藝設備產品系列
    (NASDAQ:ACMR)作為集成電路製造和先進晶圓級封裝(WLP)製造領域領先的設備供應商,今日強調其為先進封裝客戶打造廣泛的溼法工藝設備產品系列,可滿足新生的先進技術要求。盛美的成套定製、高端溼法晶圓工藝設備,可支持實現銅 (Cu) 柱和金 (Au) 凸塊等先進晶圓級封裝工藝,以及矽通孔 (TSV)、扇出(Fan-out )及小晶片等工藝。
  • 晶片設計從工藝到封裝技術的巨變
    ──從工藝到封裝技術的轉變 消費類電子產品和移動通信設備的一個重要趨勢是朝著更緊湊、更便攜的方向發展。過去十年,新型封裝技術不斷湧現,如扇出式晶圓級封裝(FOWLP)、堆疊式IC封裝和複雜系統級封裝(system in package,SiP),以及封裝基板、倒裝晶片互連和矽通孔等,技術進步明顯。   所有這些進步使得IC封裝密度顯著提高,並為電子產品的研發打開了新的機會。
  • 紫外雷射剝離,適用於chip last或RDL-first扇出型晶圓級封裝
    紫外雷射剝離,適用於chip last或RDL-first扇出型晶圓級封裝 工程師曾玲 發表於 2018-07-10 09:27:00 扇出型封裝(fan-out
  • EDA365:先進IC封裝,你需要知道的幾大技術
    先進集成電路封裝技術是「超越摩爾定律」上突出的技術亮點。在每個節點上,晶片微縮將變得越來越困難,越來越昂貴,工程師們正在把多個晶片放入先進的封裝中,作為晶片縮放的替代方案。 然而,雖然先進的集成電路封裝正在迅速發展,設計工程師和工程管理人員必須跟上這一關鍵技術的步伐。
  • TSV-CIS 封裝技術綜述
    ,它可以有效降低中低端 CIS 封裝成本,使得晶片面積達到最小,實現晶圓級封裝。未來幾年,隨著CIS 技術的發展,CCD 技術在市場中所佔比重將日益下降。 TSV 技術是通過晶片和晶片之間製作垂直導通,實現晶片之間互聯的最新技術。基於 TSV 技術的三維方向堆疊的集成電路封裝技術(3D IC)是目前較新的封裝技術,它具有最小的尺寸和質量,有效的降低寄生效應,改善晶片速度和降低功耗等特點。
  • KLA-Tencor 為先進半導體封裝推出新的系列產品
    CIRCL-AP 針對晶圓級封裝中多種工藝製程的檢測與工藝控制而設計,不僅擁有高產量,還能進行全表面晶圓缺陷檢測、檢查和測量。ICOS T830 可提供集成電路 (IC) 封裝的全自動化光學檢測,利用高度靈敏的 2D 和 3D 來測量廣範的器件類型和不同尺寸的最終封裝品質。
  • 【兆億微波商城】誰說晶片越小越好?晶圓級晶片將大有作為
    那麼,為什麼在地球上有些人想逆轉航向,並使用大晶片呢?當然,我們沒有理由在一個iPad中用一個iPad大小的晶片,不過這樣的大晶片可能被證明是具有更具體的用途,如人工智慧和物理世界的模擬。 計算機晶片製造商Cerebras生產的晶圓—Cerebras晶圓級引擎無論以何種方式進行切割都非常龐大。該晶片的是8.5英寸,並裝有1.2萬億個電晶體。
  • 揭秘:一篇文章讓你了解MEMS晶圓級測試系統
    MEMS 器件特徵尺寸從毫米、微米甚至到納米量級,涉及機械、電子、化學、物理、光學、生物、材料等多個學科。在產品的研製方面,能夠顯著提升裝備輕量化、小型化、精確化和集成化程度,因此應用極為廣泛。測試系統  正如引言所說,一般MEMS產品的成品率比IC產品要低很多,成本分析發現60%~80%的製造成本來自於封裝階段,圖1中當成品率為50%時,採用晶圓級測試的晶片能節省30%總成本,可見採用晶圓級測試技術,可以極大降低MEMS量產成本,提高器件可靠性。
  • WLCSP封裝在機械性能方面的特異性
    WLCSP封裝在機械性能方面的特異性 佚名 發表於 2017-08-17 14:01:30 WLCSP(Wafer Level Chip Scale Packaging,晶圓級封裝)的設計意圖是降低晶片製造成本
  • 大基金二期助力,本土半導體封測行業是否會獨領風騷?
    國家集成電路產業大基金二期開始實質投資,二期基金將對包括刻蝕機、薄膜設備、測試設備、清洗設備等領域已有布局的企業提供強有力的支持,幫助龍頭企業鞏固自身地位,繼續擴大市場。此外,能夠幫助國產設備提供工藝認證條件並且打造良好的口碑和品牌,最終實現國產替代進口。
  • 晶片巨頭們都在爭相研發的3D封裝關鍵技術究竟有多難?
    KLA的行銷高級總監Stephen Hiebert表示:「我們能觀察到裸片對晶圓的混合鍵合發展強勁,其主要優勢在於它能夠實現不同尺寸晶片的異構集成。」這一方案將先進封裝提高到一個新的水平,在當今先進封裝案例中,供應商可以在封裝中集成多裸片的DRAM堆棧,並使用現有的互連方案連接裸片。
  • 機理探索 | 利用矽通孔(TSV)、轉接板及微凸點等先進封裝工藝,實現2.5D封裝器件
    根據國際半導體技術發展線路圖的預測,未來半導體技術發展將集中在繼續遵循摩爾定律縮小電晶體特徵尺寸,提升性能、擴展功能、降低功耗;向多類型方向發展,異質集成(在一個封裝體內,同時集成各種功能器件或集成多種材料)拓展摩爾定律;有效降低成本。先進封裝技術作為持續推進半導體器件性能提升和功耗降低的關鍵因素,通常需要把製程及工藝技術不同的半導體器件集成到一個器件上。
  • 上百種常見的IC封裝,都在這,史上最全
    近世紀,隨著集成電路的迅速發展,IC封裝技術也隨著提高,IC行業應用需求越來越大,集成度也越來越高,封裝大致發展歷程:TODIPPLCCQFPPGABGACSPMCM,技術指標一代比一代先進,晶片面積與封裝面積比例越來越接近1,電器性能以及可靠性也逐漸提高,體積更加小型化和薄型化。
  • 全球首條12英寸3D TSV 晶圓級封裝量產線實現大規模量產,晶方科技收到1.78億元政府補助
    文|Lee圖源|網絡集微網消息 12月14日,隨著網際網路、移動通訊、物聯網及智能應用趨勢的興起,集成電路產業基於電晶體集成實現單晶片提升的摩爾定律變得越來越昂貴,以3D TSV、CSP等高密度多晶片系統封裝技術越來越重要,即產業發展進入所謂的「後摩爾時代」。
  • 2019年中國本土封裝測試代工十強榜單
    2019年下半年,伴隨著國內各終端市場對中美貿易戰的預期弱化以及華為「被制裁」,刺激晶片國產替代導致國產供應鏈供貨的緊迫需求,國內集成電路產業率先走出低谷,晶片製造環節產能回升並加速向產業鏈下遊滲透需求。在「國產替代」加持下的上遊設計企業不斷向集成電路製造端追加訂單,封裝測試也加速加溫。
  • 中微推出用於3D晶片及封裝的矽通孔刻蝕設備Primo TSV200E(TM)
    繼中微第一代和第二代甚高頻去耦合等離子刻蝕設備Primo D-RIE™ 和Primo AD-RIE™之後,中微的這一TSV刻蝕設備將被用於生產晶片的3D封裝、CMOS圖像感測器、發光二極體、微機電系統等。中微的8英寸矽通孔刻蝕設備Primo TSV200E™已經進入崑山西鈦微電子和江陰長電的生產線,以支持其先進的封裝生產製造。預計中微不久還將收到來自臺灣和新加坡的訂單。
  • 後摩爾定律時代的新引擎:先進封裝助力中國半導體擺脫「紅皇后」
    於大全博士長期從事先進封裝技術研究,陸續承擔了國家科技重大專項02專項項目和多個國家級課題,先後入選中科院「百人計劃」、江蘇省雙創人才和廈門市雙百人才。「晶片製造技術追趕國際先進水平和先進封裝與集成技術趕超國際先進水平,是當前我國半導體產業發展的必然路徑。」於大全博士領導的團隊,也正在這一思路下進行先進封裝與集成技術的探索。
  • 伊始新十年,先進IC封裝能不能幫摩爾定律一把?
    過去十年,新型封裝技術不斷湧現,如扇出式晶圓級封裝(FOWLP)、堆疊式IC封裝和複雜系統級封裝(system in package,SiP),以及封裝基板、倒裝晶片互連和矽通孔等,技術進步明顯。 所有這些進步使得IC封裝密度顯著提高,並為電子產品的研發打開了新的機會。