詳細解析晶片裡的眾多電晶體是如何實現的

2020-11-25 電子發燒友

詳細解析晶片裡的眾多電晶體是如何實現的

佚名 發表於 2020-04-02 15:12:11

(文章來源:網絡整理)

如今隨著晶片製程的不斷提升,晶片中可以有100多億個電晶體,如此之多的電晶體,究竟是如何安上去的呢?

Mos管在晶片中放大可以看到像一個「講臺」的三維結構,電晶體是沒有電感、電阻這些容易產生熱量的器件的。最上面的一層是一個低電阻的電極,通過絕緣體與下面的平臺隔開,它一般是採用了P型或N型的多晶矽用作柵極的原材料,下面的絕緣體就是二氧化矽。平臺的兩側通過加入雜質就是源極和漏極,它們的位置可以互換,兩者之間的距離就是溝道,就是這個距離決定了晶片的特性。

當然,晶片中的電晶體不僅僅只有Mos管這一種類,還有三柵極電晶體等,電晶體不是安裝上去的,而是在晶片製造的時候雕刻上去的。在進行晶片設計的時候,晶片設計師就會利用EDA工具,對晶片進行布局規劃,然後走線、布線。如果我們將設計的門電路放大,白色的點就是襯底, 還有一些綠色的邊框就是摻雜層。晶圓代工廠就是根據晶片設計師設計好的物理版圖進行製造。

晶片製造的兩個趨勢,一個是晶圓越來越大,這樣就可以切割出更多的晶片,節省效率,另外就一個就是晶片製程,製程這個概念,其實就是柵極的大小,也可以稱為柵長,在電晶體結構中,電流從Source流入Drain,柵極(Gate)相當於閘門,主要負責控制兩端源極和漏級的通斷。

電流會損耗,而柵極的寬度則決定了電流通過時的損耗,表現出來就是手機常見的發熱和功耗,寬度越窄,功耗越低。而柵極的最小寬度(柵長),也就是製程。縮小納米製程的用意,就是可以在更小的晶片中塞入更多的電晶體,讓晶片不會因技術提升而變得更大。

但是我們如果將柵極變更小,源極和漏極之間流過的電流就會越快,工藝難度會更大。晶片製造過程共分為七大生產區域,分別是擴散、光刻、刻蝕、離子注入、薄膜生長、拋光、金屬化,光刻和刻蝕是其中最為核心的兩個步驟。

而電晶體就是通過光刻和蝕刻雕刻出來的,光刻就是把晶片製作所需要的線路與功能區做出來。利用光刻機發出的光通過具有圖形的光罩對塗有光刻膠的薄片曝光,光刻膠見光後會發生性質變化,從而使光罩上得圖形複印到薄片上,從而使薄片具有電子線路圖的作用。這就是光刻的作用,類似照相機照相。照相機拍攝的照片是印在底片上,而光刻刻的不是照片,而是電路圖和其他電子元件。

刻蝕是使用化學或者物理方法有選擇地從矽片表面去除不需要材料的過程。通常的晶圓加工流程中,刻蝕工藝位於光刻工藝之後,有圖形的光刻膠層在刻蝕中不會受到腐蝕源的顯著侵蝕,從而完成圖形轉移的工藝步驟。刻蝕環節是複製掩膜圖案的關鍵步驟.

而其中,還涉及到的材料就是光刻膠,我們要知道電路設計圖首先通過雷射寫在光掩模板上,然後光源通過掩模板照射到附有光刻膠的矽片表面,引起曝光區域的光刻膠發生化學效應,再通過顯影技術溶解去除曝光區域或未曝光區域,使掩模板上的電路圖轉移到光刻膠上,最後利用刻蝕技術將圖形轉移到矽片上。

而光刻根據所採用正膠與負膠之分,劃分為正性光刻和負性光刻兩種基本工藝。 在正性光刻中,正膠的曝光部分結構被破壞,被溶劑洗掉,使得光刻膠上的圖形與掩模版上圖形相同。相反地,在負性光刻中,負膠的曝光部分會因硬化變得不可溶解,掩模部分則會被溶劑洗掉,使得光刻膠上的圖形與掩模版上圖形相反。我們可以簡單地從微觀上講解這個步驟。

在塗滿光刻膠的晶圓(或者叫矽片)上蓋上事先做好的光刻板,然後用紫外線隔著光刻板對晶圓進行一定時間的照射。原理就是利用紫外線使部分光刻膠變質,易於腐蝕。溶解光刻膠:光刻過程中曝光在紫外線下的光刻膠被溶解掉,清除後留下的圖案和掩模上的一致。

「刻蝕」是光刻後,用腐蝕液將變質的那部分光刻膠腐蝕掉(正膠),晶圓表面就顯出半導體器件及其連接的圖形。然後用另一種腐蝕液對晶圓腐蝕,形成半導體器件及其電路。清除光刻膠:蝕刻完成後,光刻膠的使命宣告完成,全部清除後就可以看到設計好的電路圖案。而100多億個電晶體就是通過這樣的方式雕刻出來的,電晶體可用於各種各樣的數字和模擬功能,包括放大,開關,穩壓,信號調製和振蕩器。

電晶體越多就可以增加處理器的運算效率;再者,減少體積也可以降低耗電量;最後,晶片體積縮小後,更容易塞入行動裝置中,滿足未來輕薄化的需求。到了3nm之後,目前的電晶體已經不再適用,目前,半導體行業正在研發nanosheet FET(GAA FET)和nanowire FET(MBCFET),它們被認為是當今finFET的前進之路。

三星押注的是GAA環繞柵極電晶體技術,臺積電目前還沒有公布其具體工藝細節。三星在2019年搶先公布了GAA環繞柵極電晶體,根據三星官方的說法,基於全新的GAA電晶體結構,三星通過使用納米片設備製造出MBCFET(Multi-Bridge-Channel FET,多橋-通道場效應管),該技術可以顯著增強電晶體性能,取代FinFET電晶體技術。此外,MBCFET技術還能兼容現有的FinFET製造工藝的技術及設備,從而加速工藝開發及生產。

(責任編輯:fqj)

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 詳細解析,晶片裡面100多億電晶體是如何實現的?
    如今隨著晶片製程的不斷提升,晶片中可以有100多億個電晶體,如此之多的電晶體,究竟是如何安上去的呢?這是一個Top-down View 的SEM照片,可以非常清晰的看見CPU內部的層狀結構,越往下線寬越窄,越靠近器件層。這是CPU的截面視圖,可以清晰的看到層狀的CPU結構,晶片內部採用的是層級排列方式,這個CPU大概是有10層。
  • 晶片裡面有幾千萬的電晶體是怎麼實現的?
    目前晶片技術含量最高的,無疑還是電腦晶片跟手機晶片,英特爾的i7(這個不用介紹了吧)處理器裡面是已經是幾十億顆電晶體了,遠遠超過題主說的幾千萬。幾十億顆晶片要製造出來,得有一套詳細的流程,什麼時候用什麼機臺用什麼條件等,fab裡叫flow,就是流水線作業,這個在產品進入量產之前,都會有幾個版本的flow,調工藝條件,叫recipe。flow好了,就開始生產吧。
  • 你知道晶片裡面有幾千萬的電晶體是怎麼實現的?
    最開始那個大晶片裡面能看到的基本都是布線! 一般一個高度集中的晶片上幾乎看不見底層的矽片, 都會被布線遮擋住. SOI (Silicon-on-Insulator) 技術:傳統CMOS技術的缺陷在於: 襯底的厚度會影響片上的寄生電容, 間接導致晶片的性能下降. SOI技術主要是將 源極/漏極 和 矽片襯底分開, 以達到(部分)消除寄生電容的目的.
  • 這就是PC晶片驍龍1000電晶體數量
    高通驍龍1000晶片參數曝光,電晶體數量達到驚人的85億,比蘋果A12和麒麟980多出16億,仍採用臺積電7納米製程,電晶體數量的優勢會帶來更大的潛在計算力。高通1000晶片的面積擴大至20*15mm,功耗為15瓦,主要面向筆記本電腦平臺。
  • 晶片裡面100多億個電晶體是如何安裝上去的?
    如今隨著晶片製程的不斷提升,晶片中可以有100多億個電晶體,如此之多的電晶體,究竟是如何安上去的呢? 1 當晶片被不停地放大,裡面宛如一座巨大的城市。
  • 如何將上百億的電晶體,安裝到晶片內?
    如今的7nm EUV 晶片,電晶體多大100億個,它們是怎麼樣安上去的呢? 電晶體並非是安裝上去的,晶片製造其實分為沙子-晶圓,晶圓-晶片這樣的過程,而在晶片製造之前,IC涉及要負責設計好晶片,然後交給晶圓代工廠。 晶片設計分為前端設計和後端設計,前端設計(也稱邏輯設計)和後端設計(也稱物理設計)並沒有統一嚴格的界限,涉及到與工藝有關的設計就是後端設計。晶片設計要用專業的EDA工具。
  • 晶片7納米製程,到底是電晶體間距還是電晶體大小7納米?
    我們經常看到報導上說晶片製程達到了14nm、7nm、5nm,最近中芯國際在沒有ASML的EUV光刻機的情況下,實現了7nm的製程,有很多人對此感到很興奮。同時也有人問,半導體的多少納米製程,到底是指電晶體間距多少納米,還是電晶體的大小是多少納米?
  • 晶片破壁者:從電子管到電晶體「奇蹟」尋蹤
    在二十世紀的「群星閃耀」中,我們該如何理解三位發明家能夠位列第一的殊榮呢?要知道,電晶體被譽為「20世紀最偉大的發明」,而集成電路的出現又真正奠定了第三次產業革命的基石。如果這樣說略顯抽象,不如我們換一個說法。在我們今天的生活中,手機、電腦、電視、汽車等所有的電子設備中,都離不開一種最核心的硬體——晶片。
  • 一個7nm晶片僅1.5釐米,如何放下幾十億個電晶體的?
    一個7納米的晶片邊長差不多就1.5釐米,要在體積那麼小的晶片裡放入幾十億的電晶體,必須要用到特殊的技術和工藝。晶片雖然體積小,但內部結構是錯綜複雜的微電路。
  • 電晶體集成冷卻,可提供功能更強大的晶片
    研究人員已經創建了一個結合了電晶體和微流體冷卻系統的單晶片,他們的研究應有助於節省能源並進一步縮小電子組件的尺寸。管理電子器件中產生的熱量是一個巨大的問題,尤其是在不斷縮小尺寸並在同一晶片中儘可能多地封裝電晶體方面尤其如此,整個問題是如何有效地管理如此高的熱通量,通常,由電氣工程師設計的電子技術和由機械工程師設計的冷卻系統是獨立完成的,但是現在,EPFL研究人員將這兩個設計步驟合二為一,悄悄地改變了這一過程:他們已經開發了一種集成的微流體冷卻技術以及電子設備,可以有效地管理電晶體產生的大熱通量,他們的研究已發表在
  • 晶片製造行業的新方向:「自組裝」技術解析
    顯然,隨著製程工藝的不斷逼近物理極限,不僅在技術實現上越來越困難,所需要的設備越來越複雜,而且晶片開發成本也急劇增長,如果晶片廠商沒有足夠的實力,晶片出貨沒有足夠的出貨量,將很難承擔高昂的成本。全新的「自組裝」技術在「摩爾定律」的推進越來越困難,甚至「摩爾定律」已死聲音越來越多的當下,包括英特爾在內的眾多半導體企業也紛紛寄希望於通過「內核架構創新」(比如採用非馮·諾伊曼系統架構)、晶片工藝由原來的2D轉向2.5D/3D堆疊、自旋電子、神經元計算、量子計算等方法來繼續推進「摩爾定律」的經濟效益。
  • 晶片七納米製程,是指電晶體之間的間距是七納米,還是電晶體的尺寸
    晶片的納米製程時,先來了解納米的含義,它就是一個長度單位,相當於這個長度並不是電晶體的間距,而是電晶體內部電流從起點流向終點要經過一道閘門,而這個閘門的寬度就是晶片中所說的納米單位。電晶體的閘門是整個電路的開關,控制著電晶體的電流。工作都要靠它來完成。當在斷開的狀態下就是0,連接的時候就是1,而矽中的電荷是分為兩種,在N極時就是負電子在活動,在P極時就是正電子在活動。
  • 晶片內上百億的電晶體,是怎麼「安」上去的?
    編者語:我是製造君,各位造友晚上好~ 如今的 7nm EUV 晶片,電晶體多達 100 億個,它們是怎麼樣安上去的呢? 電晶體並非是安裝上去的,晶片製造其實分為沙子 - 晶圓,晶圓 - 晶片這樣的過程,而在晶片製造之前,IC 設計要負責設計好晶片,然後交給晶圓代工廠。 晶片設計分為前端設計和後端設計,前端設計(也稱邏輯設計)和後端設計(也稱物理設計)並沒有統一嚴格的界限,涉及到與工藝有關的設計就是後端設計。晶片設計要用專業的 EDA 工具。
  • 淺析電晶體偏置電路設計實現方案
    淺析電晶體偏置電路設計實現方案 上海韜放電子 發表於 2021-01-14 14:48:26 雙極結型電晶體(BJT)操作為在應用如放大器,振蕩器等,或者在轉換器的數字裝置和開關電路或者模擬設備。
  • 國內某大學成功驗證實現3nm關鍵技術:GAA電晶體
    晶片製造特別是高端晶片製造一直是中國被卡脖子的關鍵技術,中芯國際的7nm就一直還未量產,而最近傳出國內某大學成功驗證實現3nm關鍵技術,我們來看看到底怎麼回事?
  • 復旦專家搞定GAA電晶體,3nm晶片關鍵技術
    【1月5日訊】導語,相信大家都知道,自從華為、中興事件發生以後,也讓大家再次注意到晶片、作業系統這兩大核心技術的重要性,尤其是在晶片製造領域,我國一直都處於落後局面,雖然我國在晶片設計、晶片封測都可以達到目前頂尖的5nm工藝水準,但唯獨晶片製造依舊還停留在14nm工藝水準,如果要在「純國產化」的狀態下,則只能夠實現28nm製程工藝
  • 臺積電研發副總裁黃漢森:2050年電晶體能做到0.1納米,氫原子尺度!
    」 ,他還詳細介紹了其他晶片技術的發展,比如將內存放在處理器的正上方,他預計這將提高性能。不過,如何以最有經濟效益的方法將數十億個電晶體放在一顆晶片中,成為當前晶片製造遇到的最大挑戰,所以近年來有不少人認為摩爾定律逼近了物理極限並開始放緩。英特爾一直在努力研發先進位程,但從整個行業來看,單個電晶體的價格不再繼續下降。這就限制了新的製造工藝只能用於高端、高成本的晶片。
  • 如何制出尺寸更小的電晶體?
    文︱Purdue University 譯︱編輯部 計算機晶片是通過數十億個電晶體來處理信息的,晶片上的電晶體越多,計算機運行速度就越快。
  • 中科院宣布2nm晶片技術告破,國產晶片終於彎道超車
    在華為事件不斷升級的時候,中科院傳來了讓所有人振奮的好消息,我國自主研發的新型垂直納米環柵電晶體技術,取得突破性進步,它就給中國的晶片製造插上了騰飛的翅膀。近些年來,在眾多企業的共同努力下努力,在軟硬體方面我們已經逐漸地在趕上了世界領先水平,而電晶體技術方面的突破卻遲遲未能出現,這也成為很多企業受制於人的咽喉所在,最底層的技術沒有,上層的東西弄得再好也不能自主生產。隨著5G時代的到來,中國企業發展疲軟越來越明顯,高科技企業處處碰壁,最明顯的就是華為公司的處境了。
  • 10億電晶體小怪獸!蘋果A7處理器解析
    10億電晶體小怪獸!蘋果A7處理器解析 2013年09月12日 00:41作者:陳騁編輯:陳騁文章出處:泡泡網原創