1，半導體工藝的歷史差不多就是英特爾的歷史；
2，半導體設備的歷史要看ASML、TI、KT、AMAT、TEL、安捷倫、尼康等，而先進設備看ASML跟AMAT就可以了；3，半導體設計的歷史與現狀查看高通跟聯發科；4，半導體代工廠查看TSMC和SMIC；5，差不多了吧。
上述兩個答案，已經很全面了，因為從fab（就是前面朋友說的foundry，這裡特指半導體生產製造代工廠，業內人以fab代稱，以臺積電（TSMC）為最，國內中芯國際為代表（SMIC））的PIE（全稱是process integration engineer， 工藝集成工程師，fab裡的崗位之一，號稱是fab的靈魂，其實也就是盯著全線工藝的，當然也會做其他的事情 ）出來，所以從其他方面補充一下（純描述，無圖，自行腦補吧）。
目前晶片技術含量最高的，無疑還是電腦晶片跟手機晶片，英特爾的i7（這個不用介紹了吧）處理器裡面是已經是幾十億顆電晶體了，遠遠超過題主說的幾千萬。
將一顆顆比塵埃還小的電晶體，弄上去，是需要一些手段的，嗯，分步驟介紹如下：
首先，得有圖，以前是圖紙，現在是電子圖，總之，得事先規劃好這些電晶體的布局，電路設計師就是做這些的，另外還有版圖設計師、驗證的、仿真的等，將複雜無比的電路給具現到一顆顆電晶體上面，然後就可以開始製造了。
那麼，怎麼製造出來呢，答主PIE出身，對這個算是頗為熟悉，所以介紹的仔細一點。
從MTK（就是聯發科，中低端智慧型手機的晶片大多就是他家的，感謝聯發科，讓智慧型手機迅速普及，小米跟魅族想降價，就得繼續用他們的貨，便宜又好用）或高通（高端晶片代名詞，特別貴，還收離譜的授權費，涉嫌壟斷被搞了，不過這家公司真心牛逼）或其他廠家或design house（晶片設計公司，大把的抓，主要就是設計晶片電路的，臺灣跟深圳最多）進來的需求到了fab，要生產晶片了，好，fab開始負責接單，首先確認工藝，如果客戶行有餘力，還會提供技術支持，不過一般都是fab自己搞定。
幾十億顆晶片要製造出來，得有一套詳細的流程，什麼時候用什麼機臺用什麼條件等，fab裡叫flow，就是流水線作業，這個在產品進入量產之前，都會有幾個版本的flow，調工藝條件，叫recipe。
flow好了，就開始生產吧。
現在的工藝條件22/28nm（SMIC的北京新廠研發任務就是承擔這個使命的）臺積電量產是ok的吧，不過國內還不行，技術還達不到，40/45nm的已經ok了，SMIC在生產了。目前一般的手機晶片生產過程需要涉及到數十臺先進機器，數千個step（就是步驟，這個也解釋我也是醉了），那麼幾十個機臺對應幾千個step，就不可避免的要重複使用，所以就有了重複的步驟，正是這一步步的重複，最終將電路圖給實實在在的刻在晶圓上，fab裡叫wafer，8寸（就是指wafer的直徑，矽基底）是主流，12寸（直徑300mm）是趨勢，18寸廠（直徑450mm）還得好幾年，目前國內有5家12寸廠（SMIC兩家，華力一家，武芯一家，還有個忘了，英特爾跟三星也有12寸廠，在大連跟西安，不過算是國外的）。
從最開始wafer進來檢測ok，開始清洗，有時候需要做外延，有時候是外延好的產品，fab裡目前的工藝需要做幾層oxide（氧化物層）、nitride（氮化物層），然後才是流程化的曝光、顯影、刻蝕、洗邊、填充、研磨（這幾個術語還真不好解釋，參考上個回答的圖文吧）等，跟答案一的步驟類似，就不詳述了。裡面用到的設備都奢侈昂貴，litho區（就是黃光區，在這個區域裡面主要是做光學方面的東西，包括曝光、顯影、檢測等）的immersion（浸潤式，這個是目前光學設備的最頂尖工藝）真是頂天了，ASML（荷蘭的牛逼公司，做光刻機的，最強工藝機臺就是他家生產的）的一臺機器跟大卡車似的，賣幾億RMB，尼康（尼康的光學鏡頭也是挺牛的，不過還是比不上ASML）的相對便宜些，那些可是代表半導體最頂尖的技術，EUV（深紫外光，光學波長更短，還在研發中）出來至少得再翻幾番吧。
wafer在出廠之前，要檢測WAT（主要指晶片的電性能測試，主要包括電阻、電容、電壓等）啊THK（主要是厚度測試，thickness）啊角度啊等，看產品需要，然後出給客戶，如果客戶那邊檢測ok，後續也沒那麼多麻煩事了，不然呢就得回頭繼續改，或者做yield improve（良率改善，就是提高晶片的良率，業界良心，55nm工藝的良率都是衝刺99%的），好麻煩的。
再補充幾句吧，答主以前做logic CMOS（邏輯電路晶片，與記憶類晶片不同，工藝複雜些）的，電晶體都是共用的，55nm摸過的，關鍵工藝有那麼幾步：AA（就是離子注入的主要位置）、poly（多晶矽材質，電壓就是壓在他上面）、CT（這裡指下面電晶體跟上面金屬線的連接層）、M1（金屬線第一層，一般越先進的工藝，金屬線排布越複雜，不過工藝條件差不多，以第一層來代替後續工藝），AA、Poly更是將電晶體定義出來了，關鍵之處不言而喻，後面的CT、metal不過是將這些電晶體連起來的管路而已，特別是metal，都是重複堆疊，相比較而言更考驗CMP（就是研磨，現在的東西鍍膜了要通過CMP磨平，金屬線填充的高低起伏要靠CMP磨平，所以現在金屬線的工藝水平幾乎受CMP制約）的能力。
做AA、Poly，最考驗litho和etch（刻蝕，一般指離子刻蝕），怎麼樣曝出來符合要求的尺寸，fab叫CD（critical dimension，特徵尺寸，其實就是大家常說的45nm工藝等，poly的線寬），是最核心的工藝，一般fab裡最頂尖的機臺和工程師就是為這個服務的，intel有魚鰭結構的，後面或者3D電晶體，這個必須大牛才能解釋清楚了。
——————————閒言碎語補充————————————
其實現在大多數晶片製造都是放在fab裡做的，intel和三星還在堅持自己一條龍，設計、生產、產品都做了，蘋果據說也買了個廠來製造，個人是不看好的，fab這東西需要積累的太多了，而且很辛苦，利潤也沒那麼高，蘋果自己搞這個，反倒是放棄了自己的長處，估計也不會花費很多心思在上面。
另外，目前晶片製造，除了製造出有源區的電晶體，電晶體後面的布線方式也一起打包做了，就是後面的metal互連，以前用Al（鋁，以前的金屬線材料），現在用導電性更好的Cu（銅，現在的金屬線材料），而且採用大馬士革或者雙大馬士革工藝（鑲嵌工藝，因為大馬士革這個地方的玻璃、寶石鑲嵌工藝很出名，所以用地名代替）來弄，Cu互連技術倒有可能是制約晶片進一步微縮的門檻，需要技術突破的地方。
做電晶體，就不能不說離子注入，fab叫implant，用什麼樣的離子（B-硼，P-磷等），劑量，角度，強度，都很講究，因為這些決定了電晶體的導電特性，先進工藝還用到了halo implant或者分批次注入等方式（這裡主要是為了讓離子注入濃度更均勻），也是需要技術突破的地方。
補充一下怎麼刻那麼細。
頭髮很細嗎，已經很粗了好嗎，請不要用肉眼的判斷來衡量機器的工作能力，一根頭髮的直徑是8w納米，而光學（肉眼可見和紫外）的特徵波長有193、248、400nm多的，具體數字記不清了，不過正是光的特徵波長決定了可以做多細，而immersion機臺可以將193再乘以一個係數，現在的28nm技術就是用這個機臺搞出來的，而至於7nm等更先進的，估計要等EUV出來。（好像有圖，有時間找找貼上來，我是有多懶得找圖啊）
從普通人角度來看，怎麼可能做這麼細，或者可以這麼理解：我有一個非常穩定的固定裝置，非常精確的對準裝置和檢測裝置，然後有一個非常細的刻刀（光的特徵波長），將wafer牢牢固定之後呢，用非常細的刻刀去操作它，肉眼看不清的圖案它能看清，肉眼做不到的事情它能做到，所以這就是機器的牛逼之處，感謝ASML吧，那是一家最頂尖的公司。
而且晶片也不是所有的地方都細，一般也就AA、Poly、CT、M1細，其他的還好啦，再補充一點，所謂先進技術裡那麼細的，fab叫特徵尺寸CD的，指的是Poly的CD，就是常說的28nm技術，45nm技術等。
另外再吐槽一下，並不是電晶體越多越好，反正從答主的工作經驗來看，越先進的工藝，問題越多，可靠性越差，為什麼我們覺得以前的機子耐用，現在的機子經常死機，不是很簡單的嗎，以前的器件像一整個石塊一樣，很牢固，現在的器件像石子粘起來的石塊，任何一個石子出現問題了，整個石塊就崩裂了，所以功能增多的同時，是要損失壽命的。不過大家兩年一換手機，也無所謂了，不是嗎……
……補充……有朋友問12寸的wafer上能做多少顆晶片，以答主做過的55nm晶片為例，從6000顆到3w顆都見過，也聽同事說過十幾萬的，看晶片設計的大小了，也跟功能有關係，有的沒辦法做太小，而有的沒必要做很大，而且隨著集成度越來越高，可能會分岔路走，一方面走功能多樣化，這樣晶片面積很難減小，另一方面走小晶片之後再拼接，這樣wafer上的晶片只會越來越多。（祝福民族半導體事業）