常聽到的晶片製程 22nm 14nm 7nm是什麼意思?

2020-11-25 騰訊網

晶片製程還要從電晶體說起,電晶體是晶片的組成單位,可以說如果晶片是房子,那麼電晶體就是組成房子的磚塊,隨著晶片技術的發展,單個晶片上集成的電晶體越來越多。

英特人創始人之一的摩爾曾經說過著名的摩爾定律:當價格不變時,集成電路上可容納的元器件的數目,約每隔18-24個月便會增加一倍,性能也將提升一倍。換言之,每一美元所能買到的電腦性能,將每隔18-24個月翻一倍以上。在2018年發布的麒麟980晶片上就集成了69億個電晶體。

下面就是電晶體的結構,圖中的電晶體結構中,電流從 Source(源極)流入 Drain(漏級),Gate(柵極),可以把電晶體比作水龍頭,水流從源極流入漏極,柵極就相當於水龍頭的開關。而柵極的最小寬度(柵長),就是XX nm工藝中的數值。柵極的寬度則決定了電流通過時的損耗,表現出來就是手機常見的發熱和功耗,寬度越窄,功耗越低。可以這麼理解如果打開水龍頭的力越小就相當於製程越小。

對於晶片製造商而言,主要就要不斷升級技術,力求柵極寬度越窄越好,但是進入10納米製程將面臨相當嚴峻的挑戰,主因是1顆原子的大小大約為0.1納米,在10納米的情況下,一條線只有不到100顆原子,在製作上相當困難,而且只要有一個原子的缺陷,像是在製作過程中有原子掉出或是有雜質,就會產生不知名的現象,影響產品的良率。

臺積電最近幾年坐穩了全球晶圓代工市場一哥的位置,不僅市場份額高達50%以上,在7nm等先進工藝上也是領先一步的,預計其獨霸優勢至少持續5年,在2nm工藝量產前都是有優勢的。

臺積電在2018年首發了7nm工藝,目前這依然是最先進的工藝之一,領先於三星、Intel等對手,先後獲得了蘋果、華為、AMD等公司的大訂單,現在也是居高不下。

今年將會量產5nm工藝,蘋果、華為依然是大客戶,不過華為在9月15日之後就不能出貨了,後續AMD等客戶會跟上,2021年預定的產能是當前的2倍。

再往後,臺積電還有3nm工藝,風險試產預計將於今年進行,量產計劃於2021年下半年開始。

—— 分享新聞,還能獲得積分兌換好禮哦 ——

相關焦點

  • 我們常聽到的22nm、14nm、10nm究竟是什麼意思?
    (原標題:簡單來說,我們常聽到的22nm、14nm、10nm究竟是什麼意思?)
  • 1nm電晶體誕生 秒殺當前14nm主流晶片製程
    1nm電晶體誕生 秒殺當前14nm主流晶片製程電晶體的製程大小一直是計算技術進步的硬指標,而勞倫斯伯克利國家實驗室將現有最精尖的電晶體製程從14nm縮減到1nm勞倫斯伯克利國家實驗室的1nm電晶體由納米碳管和二硫化鉬(MoS2)製作而成,MoS2將擔起原本半導體的職責,而納米碳管則負責控制邏輯門中電子的流向。現在,我們使用的主流晶片製程為14nm,明年,整個業界就將開始向10nm製程發展。而實驗室的研究還停留在初級階段,一個模具上就有超過10億個電晶體,而要將電晶體縮小到1nm,大規模量產的困難有些過於巨大。
  • 晶片製程工藝知識,FinFET技術發展,晶片製程如何越做越小的
    我開始沒明白什麼意思,下面再說下反型層和門檻電壓。紅色區域為P摻雜,紅色區域中存在空穴(也就是正電荷),在外加電場的作用下,正電荷就會往下離開,從而在上表面形成不含有自由載流子的區域,也就是耗盡區(depletion region)。
  • 7nm、5nm、3nm?晶片工藝的極限在哪裡?製程小的晶片有什麼優勢
    眾所周知,前段時間臺積電宣布開始試產5nm晶片了,而在此之前臺積電也是全球第一家量產7nm晶片的代工企業。而另外像格芯目前已明確表示不再研究10nm以下的晶片製造技術,並且這樣的晶片代工企業並不只有格芯一家。
  • 如何看待電晶體製程從14nm縮減到了1nm?
    不過據外媒報導,勞倫斯伯克利國家實驗室的一個團隊打破了物理極限,採用碳納米管複合材料將現有最精尖的電晶體製程從14nm縮減到了1nm。那麼,為何說7nm就是矽材料晶片的物理極限,碳納米管複合材料又是怎麼一回事呢?面對美國的技術突破,中國應該怎麼做呢?  XX nm製造工藝是什麼概念?
  • 為什麼中國廠商開始轉向14nm製程的訂單?
    打開APP 為什麼中國廠商開始轉向14nm製程的訂單?那麼華為的經歷能讓我們認識到什麼呢? 華為之所以能被美方逼到如此的絕境,說到底還是美方在晶片製造領域拿捏住了華為的「七寸」。而這不僅僅是華為的「七寸」,還是我國整個半導體行業的「七寸」,晶片製造技術上還不夠先進,無法排除美國技術生產出華為設計出來的晶片就是受制於人的根本原因。 在認識到我們的短板後,不管是企業層面還是國家層面都一致決定改善這個短板。
  • FinFET是什麼? 移動14nm戰鬥正式開始
    Fin是魚鰭的意思,FinFET命名根據電晶體的形狀與魚鰭的相似性。發明人該項技術的發明人是加州大學伯克利分校的胡正明(ChenmingHu)教授。胡正明教授1968年在臺灣國立大學獲電子工程學士學位,1970年和1973年在伯克利大學獲得電子工程與計算機科學碩士和博士學位。現為美國工程院院士。
  • 傳Intel22nm節點製程工藝細節:Finfet+平面型架構
    據消息來源透露,Intel公司近期可能會公開其22nm製程工藝的部分技術細節,據稱Intel的22nm製程工藝的SRAM部分將採用FinFET垂直型電晶體結構,而邏輯電路部分則仍採用傳統的平面型電晶體結構。消息來源還稱Intel「很快就會」對外公開展示一款基於這種22nm製程的處理器實物。
  • 巨頭晶片製程之戰:5nm如何給摩爾定律續命?-虎嗅網
    但晶片製程這片江湖從不缺刀光劍影與稱霸的野心。先進位程的紛爭一波未平一波又起,臺積電和三星這兩位「宿敵」,正緊鑼密鼓地籌備新一輪5nm戰事。而2019年,也就成了這兩家接連喊話5nm製程戰局的一年。當晶片製程演進到5nm,它電晶體的集成度和精細化程度都要比以往更高,可容納更複雜的電路設計,並將更豐富的功能融入其中。但從目前行業的普遍應用上看,許多產品用28nm、14nm,甚至10nm就已綽綽有餘,再費勁花更高的成本與精力來研發5nm製程,暫且看來就是個賠本的買賣。
  • 什麼叫「製程工藝」?超微縮的意義是什麼?
    7nm或更高。 英特爾公布的數據顯示,英特爾10nm製程的最小柵極間距從70nm縮小至54nm,且最小金屬間距從52nm縮小至36nm。這使得邏輯電晶體密度可達到每平方毫米1.008億個電晶體,是之前英特爾14nm製程的2.7倍,大約是業界其他「10nm」製程的2倍。同時,晶片的die area縮小的幅度也超過了以往。
  • 晶片5nm和7nm有什麼差別,CPU已經很小了,做大點不行嗎?
    一直以來,市場上10nm、14nm、22nm、28nm,甚至90nm、大於100nm製程工藝的晶片都很多,目前晶片大佬英特爾也才剛剛實現10nm製程工藝,而且大規模量產還不穩定,英特爾因技術原因,其7nm製程工藝晶片遲遲推不出來,而臺積電給華為代工的5nm晶片麒麟9000已經生產出上千萬片。
  • ASML基本設計完成1nm光刻機
    摩爾定律是什麼?英特爾創始人之一戈登·摩爾根據經驗得出一條「定律」,即集成電路上可以容納的電晶體數目在大約每經過24個月便會增加一倍。換言之,處理器的性能每隔兩年翻一倍。從這條「定律」我們能夠一窺科技進步的速率,每一次工藝的升級都能為消費者帶來更好的體驗。
  • 北鬥晶片挺進22nm 北鬥星通:預計2021年量產
    今天上午的北鬥導航新聞發布會上,官方介紹了北鬥導航定位系統提前半年投入應用的情況,同時表示國產的北鬥晶片已經有28nm工藝版量產,22nm也在進行中,即將量產。主要從事北鬥晶片研發、生產的北鬥星通公司今天在互動平臺上給出了更具體的信息,公司28nm晶片已經規模量產應用;22nm晶片目前處於客戶驗證階段,預計明年大規模量產。
  • 美國GPS:我用40nm晶片;中國北鬥:我明年用22nm晶片
    其中美國GPS最早,份額最高,目前還有80%+以上的份額,而中國北鬥建成最晚,7月底才正式全面完成,向全球服務,也正因為建成的時間晚,所以技術相比較為先進。北鬥晶片已經量產並使用上了,近日更是表示將推出22nm的晶片,可能在明年就會量產並使用上。
  • 都0202年了,英特爾十代CPU還是14nm製程?
    2014年,英特爾發布了第一代14nm處理器。也就是說,至10nm處理器發布,英特爾的14nm足足用了5年。 對於10nm拖了5年才上市,英特爾執行長鮑勃·斯旺,在採訪時也給出了原因。他表示,英特爾一直把目標放在更好、更大的密度上,以保持其在業務上的領先地位。與上一代的14nm電晶體相比,10nm晶片的密度提高了2.7倍。這一激進的做法,才導致10nm延遲上市。
  • 外媒:三星尋求加快5nm及3nm晶片製程工藝研發
    來源:TechWeb原標題:外媒:三星尋求加快5nm及3nm晶片製程工藝研發【TechWeb】10月27日消息,據國外媒體報導,在2015年為蘋果代工的A9晶片在iPhone 6s上的續航能力不及臺積電所生產晶片一事出現之後,三星就再也未能獲得蘋果A系列處理器的代工訂單
  • 晶片製程突破1nm後,這個發展方向很有前景
    眾所周知,晶片的工藝是越來越先進,臺積電的代工能力已經到5nm了,而且直言不諱的表示3nm、2nm已經在路上了。本文引用地址:http://www.eepw.com.cn/article/202008/417711.htm隨著集成電路的發展,計算機一直受到摩爾定律的支配,目前,晶片都是由矽為基礎,在上面刻蝕電路,但是,理論研究表明,當晶片製程達到1nm的時候,量子隧穿效應,就是電子不受控制,所以這是人們很擔心的問題,1nm後怎麼辦?
  • 為什麼說Intel的10nm工藝比別家7nm更先進?(上)
    對這個詞而言,你有一定的英文基礎,並且讀到相應位置,應該自然能理解它表達的是什麼意思。從 Wikichip 的數據來看,臺積電的 7nm(N7)工藝電晶體密度在 91.2 MTr/mm²(特指高密度單元;另:N7+ 大約是 N7 的1.2倍),5nm(N5)工藝電晶體密度預計為 171.3 MTr/mm²(應該也是指高密度單元);[10]EekEETC-電子工程專輯三星這邊, Wikichip 預計其 7nm(7LPP)工藝電晶體密度 95.08
  • 三星尋求加快5nm及3nm晶片製程工藝研發 ,欲與臺積電試比高
    外媒最新的報導顯示,在晶片製程工藝方面落後臺積電一段時間的三星,正在尋求加強與極紫外光刻機供應商阿斯麥的合作,以加快5nm及3nm製程工藝的研發。最重要目的其實是親自催促對方,提前1個月交貨生產先進位程不可或缺的9座EUV(極紫外光微影臺)。在抵達首爾時,李在鎔特別表示,他「在探索與EUV設備製造商建立牢固關係的方法」。相關資料顯示,三星與ASML在多年來一直是合作夥伴關係,三星也在2012年投資入股ASML公司以加強合作,目前三星持有ASML 1.5%股份。
  • XX nm製造工藝是什麼概念?實現7nm製程工藝為什麼這麼困難?
    其實從上世紀70年代起,處理器發展的速度就沒有停下來過,從最初的180nm工藝到現在的14nm、7nm工藝,可以說製作工藝的進步帶給了CPU更多進化的可能。 然而到了7nm以後,很多在 1Xnm大放異彩的半導體公司都在7nm製程處遭遇到了苦頭,AMD御用代工廠商GF宣布無限期延期7nm製程工藝,英特爾的10nm製程更是跳票到2019年。