自學PCB差分走線的阻抗控制技術(下篇)

2020-11-25 電子發燒友

方法一:真差分測試法如圖6所示:階躍信號A和階躍信號B是一對方向相反、幅度相等且同時發出的差分階躍信號。

我們不但在差分TDR設備上看到差分的階躍信號,而且當我們使用一臺實時示波器來觀測這對階躍信號時可以證實這是真正的差分信號。

由於注入DUT(被測設備)中的TDR階躍脈衝是差分信號,因此TDR設備可以直接測出差分走線的特徵阻抗。使用差分階躍信號進行真差分TDR測試,給使用者帶來的最大好處就是可以實現虛擬接地,如圖7所示。

由於差分走線和差分信號是平衡的,差分信號的中心電壓點和地平面是等電勢的,因此在使用差分階躍信號進行差分TDR測試時,只要保證通道A和通道B共地,是不需要與DUT之間接地的。

方法二:「Super-Position」法(偽差分)如圖8所示,階躍信號A和階躍信號B不是同時打出的,且方向不是相反的,因此注入到DUT中的階躍信號完全不是差分信號。

在這種「偽差分TDR」設備自身的屏幕上,往往會經過人為的軟體調整,令我們看到的階躍信號同時發出且方向相反的。

但是如果我們用一臺實時示波器來觀測這兩個階躍脈衝,我們可以看到如圖9所示的波形,我們可以看出兩個階躍脈衝之間的真實時序關係,存在著2us的時間差。也就是說這兩個階躍信號不是差分信號。

這樣的TDR階躍脈衝稱為偽差分信號,因為它並沒有真正實現一個高速差分信號的傳輸過程,即幅度相等,方向相反。因此這種方法不能直接測出DUT的差分阻抗,只能使用軟體計算的方法對差分阻抗測試進行模擬計算。

在TDR設備上得到經過計算後得到的2個幅度相等,極性相反階躍脈衝。這種差分TDR測試帶來的局限性是:差分信號之間同時的相互作用無法真實地獲得;無法實現虛擬接地,在進行差分TDR測試時通道A和通道B的探頭都必須有各自獨立的接地點。但是在PCB板內部的真實差分走線附近往往找不到接地點,導致無法在PCB板子內部對真實的差分走線進行測量。

為了解決「偽差分」TDR設備難以實現對PCB板內部真實走線進行差分TDR測量的問題,一般的PCB生產商都會在PCB板的周圍做上帶有接地點的差分走線測試條,稱之為「Coupon」,圖10就是一個典型的PCB板,上方是測試用的「Coupon」,下方是板子內部的真實走線。為了方便探頭連接,測試點的間距一般做的很大,高達100mil(即2.54mm),已經大大超過了差分走線的間距。同時還在測試點的旁邊會放置接地點,間距同樣是100mil。

五、「Coupon」測試的局限性與差異

從圖10我們可以看到測試「coupon」和板內真實走線之間的差別:

1 、雖然走線間距、走線寬度是一致的, 但是「coupon」測試點的間距固定為100mil(即最初的雙列直插式IC的引腳間距),而板內真實走線的末端(即晶片的引腳)間距是不同的,隨著QFP、PLCC、BGA封裝的出現,晶片的引腳間距都遠小於雙列直插式IC封裝(即「coupon」測試點的間距)間距。

2、「coupon」走線是理想的直線,而板內真實走線往往是彎曲的、多樣的。PCB設計人員和生產人員很容易將「coupon」的走線理想化,但是PCB板上的真實走線則會因為各種各樣的因素導致走線不規則化。

3、「coupon」和板內真實走線在整個PCB板上的位置不同。「coupon」都位於PCB板邊沿,在PCB板出廠時往往會被生產商去掉。而板內真實走線的位置則是多樣的,有的在靠近板子的邊沿,有的位於板子的中央。

由於上述幾個差異的存在,導致「coupon」的特徵阻抗往往與板內真實走線阻抗存在如下的幾個差異:

第一,「coupon」測試點間距「coupon」走線的間距不同,會導致測試點與走線之間帶來阻抗不連續。而PCB板內的真實差分走線末端(即晶片的引腳)間距往往是與走線間距相等或者非常相近的。由此會帶來阻抗測試結果的不同。

第二,彎曲的走線與理想的走線所反映出來的阻抗變化是不一致的。在走線彎曲轉折的地方特徵阻抗往往是不連續的,而「coupon」的理想化走線則不能反映由於走線彎曲所帶來的阻抗不連續現象。

第三,「coupon」與真實的走線在PCB板上的位置不同。目前的PCB板都採用多層走線的設計,在生產時需要經過壓制。當PCB板壓制時,板子不同的位置所受到的壓力不可能做到一致,這樣製成的PCB板在不同的位置上介電常數往往不相同,特徵阻抗也當然不同。可見僅僅對PCB板的「coupon」進行TDR測試是不能完全反映PCB板內真實走線的真實特徵阻抗的。無論是PCB板的生產商還是高速電路設計者、製造者都希望能對PCB板內的真實高速差分走線直接進行TDR測試,獲得最準確的特徵阻抗信息。阻礙真實測試的主要原因有以下兩個:

難以找到差分TDR探頭的接地點,高速PCB設計人員不會在設計高速差分走線時在走線的末端(即晶片引腳)附近放置固定間距的接地點;差分走線的末端(即晶片的引腳)間距是多變的,必需要一個間距可調的差分探頭來實現探測

六、真差分TDR測試的優勢

我們之前討論差分TDR測試方法時,我們了解到如果TDR設備發出的階躍信號是差分信號,就可以實現虛擬接地,即差分TDR探頭無需與被測試的PCB板接地。只要測試者手中有一個間距可調的差分TDR探頭即可完成測試。

圖11是一個帶寬高達18GHz的差分TDR探頭在進行差分TDR測試時的情況。它的探針間距可以在0.5mm~4.5mm之間連續可調,即使在測試一個比原子筆尖還要微小的測試點時仍然可以非常從容地以單手完成操作。

由於探頭的帶寬高達18GHz,因此可以獲得很高的測試解析度,圖12是對一塊「coupon」的差分走線進行測試時獲得的結果。紅色波形是對「coupon」最初的測試結果,隨後在走線上貼上了一個很小的膠條(紅色圓圈所示部位)然後再進行測試,獲得了如白色波形的測試結果。可見由於貼上小膠條所帶來的微小阻抗不連續也能夠通過高帶寬差分TDR探頭清晰地反映出來。

真差分的TDR設備配合高帶寬差分探頭進行PCB差分特徵阻抗測試時,無需在PCB板內苦苦的尋找接地點,只要探針調整到合適的間距,即可輕鬆的對PCB板內的真實差分走線進行探測。

七、 本文小結:

使用一臺真差分的TDR設備,利用差分信號可以實現虛擬接地的便利,配合間距可調的差分TDR探頭可以輕鬆實現對PCB板內真實差分走線的特徵阻抗測量。令高速PCB設計人員和PCB製造者在進行PCB測試時獲得極高的測試效率和準確的測試結果。

相關焦點

  • 自學PCB差分走線的阻抗控制技術(上篇)
    計算機以及通信行業的PCB客戶對差分走線的阻抗控制要求越來越高。這使PCB生產商以及高速PCB設計人員所面臨的前所未有的挑戰。本文結合PCB行業公認的測試標準IPCTM-650手冊,重點討論真差分TDR測試方法的原理以及特點。
  • 為了信號完整性,如何控制PCB的控制走線阻抗?
    沒有阻抗控制的話,將引發相當大的信號反射和信號失真,導致設計失敗。常見的信號,如PCI總線、PCI-E總線、USB、乙太網、DDR內存、LVDS信號等,均需要進行阻抗控制。阻抗控制最終需要通過PCB設計實現,對PCB板工藝也提出更高要求,經過與PCB廠的溝通,並結合EDA軟體的使用,按照信號完整性要求去控制走線的阻抗。本文引用地址:http://www.eepw.com.cn/article/201807/389726.htm  不同的走線方式都是可以通過計算得到對應的阻抗值。
  • 關於PCB的阻抗控制
    沒有阻抗控制的話,將引發相當大的信號反射和信號失真,導致設計失敗。常見的信號,如PCI總線、PCI-E總線、USB、乙太網、DDR內存、LVDS信號等,均需要進行阻抗控制。阻抗控制最終需要通過PCB設計實現,對PCB板工藝也提出更高要求,經過與PCB廠的溝通,並結合EDA軟體的使用,按照信號完整性要求去控制走線的阻抗。
  • 差分阻抗-什麼是差分
    令事情變得更困難的是,它說:「……因為兩根走線之間的耦合可以降低有效阻抗,使用50Ω的設計規則來得到一個大約80Ω的差分阻抗!」這的確讓人感到困惑! 這篇文章向你展示什麼是差分阻抗。除此之外,還討論了為什麼是這樣,並且向你展示如何正確地計算它。
  • pcb版圖的阻抗控制怎麼計算
    特性阻抗,體現在PCB板上,主要是通過疊層、線寬、線距。在PCB版圖布局完成以後,我們要對PCB板進行層疊設計,將PCB板按照一定的厚度疊好以後,根據層疊結構,通過SI9000這個軟體來進行阻抗線寬的計算,然後根據計算好的線寬來進行布線,即可達到控制特性阻抗的效果。
  • PCB設計之阻抗匹配設計方案
    適用於大部分PCB供應商的製程工藝標準和具有阻抗控制要求的PCB板設計。 100歐姆差分阻抗推薦設計線寬、間距 5/7/5mil差分對與對之間距離≥14mil(3W準則)註:建議整組差分信號線外採用包地屏蔽, 差分信號與屏蔽地線距離≥35mil (特殊情況不能小於20mil)。
  • 差分信號PCB布局布線時的幾個常見誤區
    儘管參考平面的不連續對差分走線的影響沒有對普通的單端走線來的嚴重,但還是會降低差分信號的質量,增加EMI,要儘量避免。也有些設計人員認為,可以去掉差分走線下方的參考平面,以抑制差分傳輸中的部分共模信號,但從理論上看這種做法是不可取的,阻抗如何控制?不給共模信號提供地阻抗迴路,勢必會造成EMI 輻射,這種做法弊大於利。所以要保持PCB地線層返迴路徑寬而短。
  • pcb走線交叉怎麼辦
    打開APP pcb走線交叉怎麼辦 陳翠 發表於 2019-05-10 16:20:38   pcb走線交叉怎麼辦   1、最快最簡單的方法是採用雙面布線的雙面板。
  • 阻抗怎麼計算?
    在計算傳輸線特性阻抗的時候, 主板阻抗要求基本上是:單線阻抗要求55 或者60Ohm,差分線阻抗要求是70~110Ohm,厚度要求一般是1~2mm,根據板厚要求來分層得到各厚度高度。在此假設板厚為1.6mm,也就是63mil 左右, 單端阻抗要求60Ohm,差分阻抗要求100Ohm,我們假設以如下的疊層來走線
  • PCB設計怎樣計算走線寬度
    走線寬度變得至關重要,因為它直接影響PCB的工作。此外,增加流過PCB走線的電流會產生大量的熱量。監控走線寬度還有助於最大限度地減少通常在電路板上發生的熱量積聚。導體寬度也決定了直接影響電流的走線電阻。 許多製造商選擇可用的默認走線寬度,這可能是不適合高頻應用。而且,根據應用,走線寬度會變化,從而影響走線的載流量。跡線寬度被認為是PCB設計中最重要的設計參數之一。
  • 阻抗計算說明 - OFweek電子工程網
    對照上面常用的8 層主板,只有top 和bottom 走線層才是微帶線類型,其他的走線層都是帶狀線類型  在計算傳輸線特性阻抗的時候, 主板阻抗要求基本上是:單線阻抗要求55 或者60Ohm,差分線阻抗要求是70~110Ohm,厚度要求一般是1~2mm,根據板厚要求來分層得到各厚度高度
  • 3D列印PCB如何幫助阻抗控制的布線
    使用3D列印來製造PCB,可使設計人員超越通常在PCB設計工具中強制執行的標準走線幾何形狀,同時仍可確保精確的阻抗控制。與標準的平面製造工藝相比,這為設計師提供了更多的選擇來進行阻抗控制的布線和設計互連。
  • 差分信號線的分析
    而承載差分信號的那一對走線就稱為差分走線。差分信號和普通的單端信號走線相比,最明顯的優勢體現在以下三個方面:a.抗幹擾能力強,因為兩根差分走線之間的耦合很好,當外界存在噪聲幹擾時,幾乎是同時被耦合到兩條線上,而接收端關心的只是兩信號的差值,所以外界的共模噪聲可以被完全抵消。
  • 阻抗板加工的阻抗控制
    在阻抗板加工處理中,如果有信號傳輸,則期望當信號從電源傳輸到接收機時,沒有任何反射,就可以傳輸到接收機而沒有任何反射,前提是能量損失小。要發生這種傳輸,電路中的阻抗必須等於發射機內部的阻抗,才能稱為「阻抗匹配」。
  • 失效分析論文:高速PCB阻抗一致性研究
    本文通過在不同位置設計單端和差分阻抗線,綜合分析圖形分布、走線位置分布、銅厚等對阻抗一致性的影響,並對影響阻抗控制的關鍵因素進行分析,確定了影響阻抗一致性的主要因素及各因素作用強弱,可為PCB生產時提高PCB阻抗一致性提供參考和借鑑。
  • 影響PCB特性阻抗的因素有哪些?
    一般來說,影響PCB特性阻抗的因素:介質厚度H、銅的厚度T、走線的寬度W、走線的間距、疊層選取的材質的介電常數Er、阻焊的厚度。一般來說,介質厚度、線距越大阻抗值越大;介電常數、銅厚、線寬、阻焊厚度越大阻抗值越小。
  • PCB版圖設計DD基於高速FPGA的PCB設計技術
    為了解決高速數據線上的振鈴和串擾,改用差分信號是很好的第一步。由於差分對上的一條線是吸收(Sink)端,另一條提供源電流,因此能從根本上消除感應影響。利用差分對傳輸數據時,由於電流保持在局部,因此有助於減小返迴路徑中的感應電流產生的「反彈」噪聲。對於高達數百MHz甚至數GHz的射頻,信號理論表明,在阻抗匹配時可以傳送最大信號功率。
  • 為什麼PCB上的單端阻抗控制50歐姆
    我們都知道近代電子技術很大一部分是來源於軍隊,慢慢的軍用轉為民用,在微波應用的初期,二次世界大戰期間,阻抗的選擇完全依賴於使用的需要。隨著技術的進步,需要給出阻抗標準,以便在經濟性和方便性上取得平衡。從前面阻抗計算公式可知,過低的阻抗需要較寬的線寬以及薄介質(或較大的介電常數),這對於目前高密板來說空間上比較難滿足;過高的阻抗又需要較細的線寬及較厚的介質(或較小的介電常數),不利於EMI及串擾的抑制,同時對於多層板及從量產的角度來講加工的可靠性會比較差;而50歐姆在常用材料的環境下普通的線寬和介質厚度(4~6mil)即符合設計要求(如下圖一阻抗計算),又方便加工,慢慢的成為默認選擇也就不足為奇了
  • 數字電路PCB設計中的EMI控制技術分析
    數字電路PCB設計中的EMI控制技術分析 臥龍會IT技術2 發表於 2020-11-10 10:47:11 「隨著IC器件集成度的提高、設備的逐步小型化和器件的速度愈來愈高
  • 差分信號的原理以及在PCB設計中的處理方法解析
    什麼是差分信號 差分傳輸是一種信號傳輸的技術,區別於傳統的一根信號線一根地線的做法,差分傳輸在這兩根線上都傳輸信號,這兩個信號的振幅相等,相位相差180度,極性相反。在這兩根線上傳輸的信號就是差分信號。