三星發表業界首個12層3D-TSV晶片封裝工藝:幫助滿足大容量HBM需求

2021-01-21 EETOP

北京時間今天上午,三星電子宣布他們成功研發了新的12層3D-TSV晶片封裝工藝,這是業界首個將3D TSV封裝推進到12層的工藝,而此前最大僅為8層。

目前比較多見的,運用到3D-TSV封裝技術的產品就是HBM顯存。TSV技術全稱矽穿孔(Through-siliconvia),這種技術是在晶片內部通過打孔填充金屬導電材料的方式來實現多層晶片間的互聯,與傳統的PoP(Package on Package)方式相比,它具有更快的速度和更高的密度。因此,它對於採用3D堆疊的晶片意義非凡。

而三星在3D-TSV技術領域中一直是處於領先地位的,新的12層DRAM封裝技術需要在整個封裝中開超過60000個TSV孔,每個孔的厚度不超過一根頭髮的二十分之一。

採用新的12層3D-TSV封裝的晶片厚度仍然與現在的8層HBM2產品相同,為720μm。保持相同的厚度使得客戶無需對現有的設計進行修改即可用上新的12層封裝產品,這意味著直接可以使用更大容量的產品。

三星電子TSP(測試與系統封裝)部門的執行副總裁Hong-Joo Baek表示:

而三星將憑藉著這項業界頂尖的封裝技術來滿足市場對於大容量HBM的需求——它正在快速增長。並藉此鞏固三星在高端半導體市場中的領先地位。

相關焦點

  • 三星發布業界首個12層3D-TSV晶片封裝工藝
    IT之家10月7日消息 今天,三星宣布成功開發出界首個12層3D-TSV(直通矽通孔)技術。這是業界首個將3D TSV封裝推進到12層的工藝,而此前最大僅為8層。3D-TSV最多用在HBM顯存上,這種技術通過晶片內部的打孔填充金屬導電材料實現多層晶片互聯,其速度更快,密度更高。
  • 三星率先開發出12層3D-TSV晶片封裝技術
    集微網消息(文/Oliver),三星電子在10月7日宣布,已率先在業內開發出12層3D-TSV(矽穿孔)技術。該技術在保持晶片尺寸的同時增加了內存容量。據介紹,該技術垂直堆疊了12個DRAM晶片,它們通過60000個TSV孔互連,每一層的厚度僅有頭髮絲的1/20。
  • GF用12nm FinFET工藝製造出新級別Arm 3D晶片,半導體製程競爭正在...
    不過,先進半導體製程的提升難度越來越大,無論英特爾還是臺積電,都在通過先進封裝技術進一步提升性能。目前看來,GF也加入其中。這可能意味著半導體先進工藝的競爭,正在進入一個新的階段。GF(GlobalFoundries,格羅方德)本周宣布,它已採用其12nm FinFET工藝製造出高性能3D Arm晶片。
  • 機理探索 | 利用矽通孔(TSV)、轉接板及微凸點等先進封裝工藝,實現2.5D封裝器件
    目前實現2.5D封裝技術真正產業化的應用並不多,主要還是集中在存儲器產業方面,如Xilinx與TSMC合作利用堆疊矽片互聯(SSI)技術在2011年發布的FPGA產品Virtex—72000,就是典型的2.5D封裝技術(圖2),該技術將四個不同的FPGA晶片在無源矽中介層上並列互聯堆疊,構建了相當於容量達2000萬門ASIC的可編程邏輯器件。
  • 晶片搭積木 三星官宣X-Cube 3D封裝技術:可用於7/5nm工藝
    在Intel、臺積電各自推出自家的3D晶片封裝技術之後,三星也宣布新一代3D晶片技術——X-Cube,基於TSV矽穿孔技術,可以將不同晶片搭積木一樣堆疊起來,目前已經可以用於7nm及5nm工藝。關於3D晶片封裝,了解半導體晶片技術的玩家應該不陌生了,現有的晶片都是2D平面堆疊的,隨著晶片數量的增多,佔用的面積越來越大,不利於提高集成度。3D封裝顧名思義,就是將晶片從平面堆疊變成了垂直堆疊,類似搭積木那樣一層層疊加,減少了晶片面積,提高了集成度。
  • 晶片封裝設計:用於異構集成的重新分發層
    通常,具有十二個封裝的封裝基板層[例如,兩個核心層和十個堆積層(5-2-5)]和10μm的線寬和間距足以支撐大多數晶片設計。圖1:在有機襯底上的異構集成(IBM SLC)A2:Shinko的薄膜層結構。在2013年和2014年,Shinko提議在封裝基板堆積層的頂部製造薄膜層(低至2µm),並稱其為「 i-THOP」存底,這是為提高性能而設計的。
  • 半導體大廠們掀起「3D堆疊大戰」,3D晶片堆疊技術到底是什麼?
    可以不必理會「摩爾定律」是否會失效的爭議,但業界多年來一直在追求提升半導體工藝不斷降低線寬,而線寬的微縮總是有一個極限的,到了某種程度,因為難度太大,就沒了經濟效應。許多半導體公司,已經調整了應對這新困難的戰略,目前3D堆疊晶片技術備受業界關注。
  • V-NAND到底是個啥?三星970EVO Plus強悍性能的背後_三星 970 EVO...
    今天,筆者就以業界知名的三星970EVO Plus為實例,簡單聊下關於快閃記憶體顆粒的技術和功能演變。因而,為了進一步提升NAND快閃記憶體容量,滿足用戶對於大容量存儲的需求,在以三星、東芝、Intel等領先的NAND原廠推進下,研發出了不同電荷數Bit的多種NAND顆粒,即為SLC(1bit)、MLC(2bit)、TLC(3bit)、QLC(4bit)以及處於實驗階段即將量產的PLC(5bit)等類型。
  • 中微推出用於3D晶片及封裝的矽通孔刻蝕設備Primo TSV200E(TM)
    據市場調查公司Yole Developpement*預測,三維晶片及晶圓級封裝設備的市場規模今年將達到7.88億美元,2016年將攀升至24億美元。TSV刻蝕設備將佔據市場份額的一大部分,而其中的強勁需求多來自於中國企業。 中微開發TSV刻蝕設備恰恰滿足了這樣的需求。
  • 百度AI晶片獲三星14nm工藝...
    百度AI晶片獲三星14nm工藝「加持」百度首款用於雲計算和邊緣計算的AI晶片將找三星代工,這也是兩家公司首次代工合作。該晶片名字為「崑崙」,將以百度自行開發完成的「崑崙」人工智慧處理器為基礎。資料顯示,百度「崑崙」人工智慧處理器主要針對雲端運算、邊緣運算等應用所開發的人工智慧的類神經處理器(XPU)架構。
  • TSV-CIS 封裝技術綜述
    ,它可以有效降低中低端 CIS 封裝成本,使得晶片面積達到最小,實現晶圓級封裝。本文簡單介紹了 TSV-CIS 封裝技術工藝的背景、結構、工藝流程及瀋陽芯源公司可以應用的機臺等內容。 1 緒論 圖像傳感器是將光信號轉換為電信號的裝置。受益於照相手機(Camera Phone)的持續蓬勃發展,圖像傳感器市場未來的需求將不斷攀升。
  • 疊層封裝技術
    PoP的各封裝件之間相對比較獨立 , 同時能對底部和頂部的封裝器件進行單獨測試, 以保證其滿足預先設定的參數和良好的性能, 這樣更能滿足KGD (knowngooddie)的要求 , 有較高的器件封裝良品率。由於 PoP封裝的獨立性表現在保證各封裝體測試過關的前提下可以將不同廠商的封裝器件堆疊匹配封裝在一起, 所以器件的選擇也具有更大的自由靈活性 , 這是 PoP工藝的最大優勢。
  • 晶片巨頭們都在爭相研發的3D封裝關鍵技術究竟有多難?
    Xperi的傑出工程師Guilian Gao在最近的演講中說:「它具有適用於不同應用的潛力,包括3D DRAM,異構集成和晶片分解。」不過這是一項極具挑戰性的工作。裸片對晶圓的混合鍵合需要原始的晶片、先進的設備和完美的集成方案,但是如果供應商能夠滿足這些要求,那麼該項技術將成為高級晶片設計的誘人選擇。
  • 五個方面剖析SIP封裝工藝,看懂SIP封裝真正用途
    前言:隨著物聯網時代來臨,全球終端電子產品漸漸走向多功能整合及低功耗設計,因而使得可將多顆裸晶整合在單一封裝中的SIP技術日益受到關注。除了既有的封測大廠積極擴大SIP製造產能外,晶圓代工業者與IC基板廠也競相投入此一技術,以滿足市場需求。
  • 東芝把3D TLC快閃記憶體堆到了128層:進一步壓榨大容量SSD價格水分
    3D NAND技術誕生後,顆粒廠商們就開始在堆疊層數上做文章,目前最前沿的工藝是96層,不過,更狠的來了。據悉,東芝和合作夥伴威騰電子已經完成了128層3D NAND Flash晶片的開發,預計商用名會是BiCS-5。
  • 邁瑞微郭小川:全球首家TSV封裝的指紋晶片廠家
    專利技術怎麼樣?如果還用中國式思維,用英譯漢的方法,把蘋果或其他家的專利直接從英文翻譯到中文,我相信臺商已經不敢這麼幹了。指紋方案和AP的平臺調試方便嗎?需要調試一個月還是幾個小時?做你的模組廠多不多?模組生產複雜不複雜?你有沒有選擇權?答案是什麼?
  • 前瞻半導體產業全球周報第66期:美國晶片禁令即將生效!三星、SK...
    公司本次擬購買的19項專利資產組,涵蓋近10個新型矽前驅體的化學成分、合成/生產工藝和應用,在全球主要晶片製造國家和地區適用。美光與圖形計算技術領導者NVIDIA合作,首次在全新的NVIDIA GeForce RTX 3090和 GeForce RTX 3080圖形處理器(GPU)中搭載GDDR6X,以實現更快速度,滿足沉浸式、高性能的遊戲應用需求。
  • 三星召開「晶圓代工論壇」 提出3納米晶片工藝
    論壇現場本次論壇上,三星電子的事業部長帶領主要管理團隊,介紹了晶圓代工事業部升級為獨立業務部門一年來的發展成果,以及未來發展路線圖和服務,並提出合作方案,以促進半導體業界實現美好願景和共同發展。三星電子晶圓代工事業部 負責人 鄭殷昇社長本次論壇上首次發布的內容包括電晶體構造(FinFET、GAA)與曝光技術(EUV)的使用計劃,以及3納米晶片高端工藝的發展路線圖。
  • 英特爾推出「積木」堆疊封裝,實現SoC級性能,成就無限創意
    但是在後摩爾時代,特別是走向數據驅動的時代,業界必須要建立起全新路徑。 封裝正在成為產品創新的催化劑。隨著晶片與電子產品中高性能、小尺寸、高可靠性以及超低功耗的要求越來越高,促使先進封裝技術不斷突破發展,同時在人工智慧、自動駕駛、5G網絡、物聯網等新興產業的加持下,使得三維(3D)集成先進封裝的需求越來越強烈。集成電路技術按照摩爾定律飛速發展,封裝技術突飛猛進。
  • ...蘇大維格大型紫外3D直寫光刻設備下線;高速光通信晶片企業賽勒...
    ,(項目方)現有晶圓廠已經不能滿足企業的產能需求,此次項目在蕭山經濟技術開發區的落地,將打造一個全新的集功率晶片設計、晶圓製造、封裝測試的全產業鏈功率半導體IDM製造基地。2019年8月,杭州市重點打造的首個集成電路產業集聚園區——杭州集成電路設計產業園在杭州蕭山區正式揭牌。(校對/小北)2.全球首臺!